半导体装置、成像设备及制造半导体装置的方法
【专利摘要】本发明提供一种半导体装置、成像设备及制造半导体装置的方法，该半导体装置包括：半导体层，从半导体层的表面嵌入到半导体层的内部并且由绝缘层绝缘的电极，以及一结构，在该结构中，第一导电型的第一半导体区域，第二导电型的第二半导体区域，以及第一导电型的第三半导体以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成。电极被布置在一位置处，在该位置，在第一半导体区域和第二半导体区域的分界面和第二半导体区域和第三半导体区域的分界面中的至少一个中没有反型层由提供给电极的电压形成。
【专利说明】
半导体装置、成像设备及制造半导体装置的方法
技术领域
[0001]本发明涉及半导体装置、成像设备以及制造半导体装置的方法。
【背景技术】
[0002]光电二极管经常被用作光电探测器，因为它们能够通过简单工艺制造并且能够输出稳定的光电流用于检测。然而，在光照射时由现有的光电二极管产生的光电流是弱的，需要具有大的光接收区域的光电二极管以便提供在低照度下的良好的光接收灵敏度。
[0003]具有双极晶体管结构的光晶体管在当光电流由形成在集电极和基极之间的光电二极管产生并且从光晶体管的发射极输出时通过利用双极晶体管结构的物理特性来放大光电流。具有纵向双极晶体管结构的光晶体管(半导体装置)是已知的，并且在该光晶体管中光电流相对于光强度能够通过利用以上所述的特征改变电流放大系数而改变。例如，参见日本公开的专利公布第2013-187527号。
[0004]根据相关技术的半导体装置具有这样的问题:由寄生MOS(金属氧化物半导体)晶体管引起的漏电流在当电流放大系数增大时增加。
【发明内容】
[0005]在一个方面，本发明提供一种半导体装置，其能够提供增大的电流放大系数并防止漏电流。
[0006]在一个实施例中，本发明提供一种半导体装置，其包括半导体层，从半导体层的表面嵌入到半导体层的内部并且由绝缘层绝缘的电极，以及一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成，其中所述电极被布置在一位置处，在该位置，在第一半导体区域与第二半导体区域的分界面和第二半导体区域与第三半导体区域的分界面中的至少一个中并未由提供给电极的电压形成反型层。
[0007]本发明的目的和优点将借助于特别地在权利要求中指出的元件及组合而得以实施和实现。要理解到，前述的总体描述及后面的详细描述都是示例性的和解释性的，并不对所要求保护的发明构成限制。
【附图说明】
[0008]图1是根据一实施例的半导体装置的横截面视图；
[0009]图2是根据所述实施例的半导体装置的平面视图；
[0010]图3A到3C是用于解释制造根据所述实施例的半导体装置的方法的示意图；
[0011]图4A到4C是用于解释在执行图3C中示出的步骤之后制造根据所述实施例的半导体装置的方法的示意图；
[0012]图5A和5B是用于解释在执行图4C中示出的步骤之后制造根据所述实施例的半导体装置的方法的示意图；
[0013]图6是作为参考例子的光电探测器的横截面视图；
[0014]图7是用于根据光电探测器的栅电极电压解释具有纵向双极晶体管结构的光电探测器的光电流和照度之间的关系的示意图；
[0015]图8是根据另一个实施例的光电探测器的横截面视图；
[0016]图9是根据另一个实施例的光电探测器的横截面视图；
[0017]图10是根据另一个实施例的光电探测器的横截面视图；
[0018]图11是根据另一个实施例的光电探测器的横截面视图；
[0019]图12是根据另一个实施例的光电探测器的横截面视图；
[0020]图13是根据另一个实施例的光电探测器的横截面视图；
[0021 ]图14是根据另一个实施例的光电探测器的横截面视图。
【具体实施方式】
[0022]在下面，被用于本发明的半导体装置中的第一导电型可以是P型或N型，与所述第一导电型相反的第二导电型可以是N型或P型。
[0023]在一个方面，本发明的半导体装置包括半导体层，从半导体层的表面嵌入到半导体层的内部并由绝缘层绝缘的电极，以及一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成，其中电极可布置在一位置处，在该位置中，在第一半导体区域和第二半导体区域的分界面与第二半导体区域和第三半导体区域的分界面的至少一个中并未由提供给电极的电压形成反型层。
[0024]在另一个方面，本发明的半导体装置包括半导体层，从半导体层的表面嵌入到半导体层的内部并由绝缘层绝缘的电极，以及一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成，其中所述电极与第一半导体区域和第二半导体区域的分界面之间的距离以及所述电极与第二半导体区域和第三半导体区域的分界面之间的距离中的至少一个可以大于所述电极和所述第二半导体区域之间的距离。
[0025]在此，所述电极与第一半导体区域和第二半导体区域的分界面之间的距离、所述电极与第二半导体区域和第三半导体区域的分界面之间的距离以及所述电极与所述第二半导体区域之间的距离中的每个都指的是它们之间的最小距离。
[0026]在半导体装置的一个实施例中，关于在深度方向上所述电极和第一半导体区域之间的位置关系，电极的上端可位于第一半导体区域的底部下方的位置处。
[0027]在半导体装置的另一个实施例中，关于在深度方向上所述电极和第三半导体区域之间的位置关系，电极的下端可位于第三半导体区域的顶部上方的位置处。
[0028]在半导体装置的另一个实施例中，关于在水平方向上所述电极、第一半导体区域和第二半导体区域之间的位置关系，电极和第一半导体区域的底部之间的距离可大于电极和第二半导体区域之间的距离。具体地说，在该实施例中，电极的横截面形状可以是其中上底的宽度小于下底的宽度的梯形形状或者凸起构造，该凸起构造包括在该构造的上侧上的向上凸起部分。然而，电极的横截面形状不限于该实施例。
[0029]在半导体装置的另一个实施例中，关于在水平方向上所述电极、第二半导体区域和第三半导体区域之间的位置关系，电极和第三半导体区域的顶部之间的距离可大于电极和第二半导体区域之间的距离。具体地说，在该实施例中，电极的横截面形状可以是其中上底的宽度大于下底的宽度的梯形形状或者凸起构造，该凸起构造包括在该构造的下侧上的向下凸起部分。然而，电极的横截面形状不限于该实施例。
[0030]本发明的半导体装置可包括前述实施例中的任何组合。注意到，本发明的半导体装置不限于前述的实施例以及前述实施例的组合。
[0031]在半导体装置的另一个实施例中，半导体装置的电流放大系数可以是取决于提供给电极的电压的幅值而可变的。
[0032]在半导体装置的另一个实施例中，所述电极可被设置成在半导体层的平面视图中具有框架构造。然而，电极的构造不限于该实施例。
[0033]根据本发明的成像设备可包括由前述的实施例的半导体装置构成的光电探测器。成像设备的例子可包括照相机，车载照相机，医用照相机，静脉认证照相机，红外照相机等。然而，根据本发明的成像设备不限于这些例子。
[0034]在根据本发明的制造半导体装置的方法中，半导体装置包括半导体层，从半导体层的表面嵌入到半导体层的内部并由绝缘层绝缘的电极，以及一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成。制造半导体装置的方法可包括将电极布置在一位置处，在该位置中，在第一半导体区域和第二半导体区域的分界面和第二半导体区域和第三半导体区域的分界面中的至少一个中，没有反型层通过提供给电极的电压而形成。
[0035]根据本发明的半导体装置将被描述。在下面，嵌入半导体装置中的栅电极对应于嵌入其中的电极，在半导体装置中的发射极区域对应于第一半导体区域，在半导体装置中的基极区域对应于第二半导体区域，在半导体装置中的集电极区域对应于第三半导体区域。
[0036]在根据本发明的半导体装置中，寄生MOS晶体管可形成在嵌入的栅电极的一部分中。进一步地，在根据本发明的半导体装置中，发射极区域和集电极区域中的至少一个被定位在距离嵌入的栅电极比距离基极区域更远的位置处。因此，在寄生MOS晶体管中的结构中，所述寄生MOS晶体管可由具有发射极区域、基极区域和集电极区域的嵌入栅电极形成，暗电流(漏电流)没有在发射极和集电极之间流动。
[0037]进一步地，在根据本发明的半导体装置中，当使用其中集电极区域与嵌入的栅电极分开的结构时，还可以防止可由栅电极的电场引起的从集电极区域到基极区域的暗电流流动。
[0038]因此，根据本发明的半导体装置可提供增大的电流放大系数并且防止暗电流(漏电流)。当用作光电探测器时，根据本发明的半导体装置可在光照射时提供增大的光接收灵敏度。
[0039]在根据本发明的半导体装置中，通过嵌入的栅电极产生的耗尽层到基极区域的基极宽度调制效应保持不变而暗电流被有效地防止。因此，在根据本发明的半导体装置中，可以通过提供给栅电极的电压将基极区域改变为耗尽区域而没有增大由寄生MOS晶体管引起的暗电流，并且可以改变电流放大系数。
[0040]接下来，根据若干实施例的半导体装置将参照附图被更详细地描述。
[0041]图1是根据一实施例的半导体装置I的横截面视图。图2是根据所述实施例的半导体装置I的平面视图。图1的横截面视图对应于半导体装置的沿着图2中示出的线A-A截得的横截面。在图2中，形成在半导体装置中的半导体基板上的顶层结构的示意图被省略，以便于描述。
[0042]如图1和2所示的，多个光电探测器(半导体装置)1被制作在半导体基板3上。例如，半导体基板3包括其中N型杂质被引入的N型硅基板3a(N+基板)，以及通过外延生长形成在硅基板3a的表面上的N型外延层3b(半导体层)。注意到，在根据所述实施例的半导体装置中的半导体层不限于外延层。在根据所述实施例的半导体装置中的半导体层可以是体硅层，或者可以是由不是硅的半导体材料制成的半导体层。进一步地，在根据所述实施例的半导体装置中的半导体层可以是两个或更多个层叠的半导体层。
[0043]例如，光电探测器I排列成矩阵形式。每个光电探测器I都包括栅电极5(电极)，栅极绝缘膜7(绝缘层)，发射极区域9(第一半导体区域)，基极区域11(第二半导体区域)，和集电极区域13(第三半导体区域)。
[0044]栅电极5被布置成以使得栅电极5从外延层3b的表面到外延层3b的内部地嵌入到外延层3b中。例如，用于嵌入所述栅电极5的沟槽(槽)具有在宽度方向上I微米的宽度以及在深度方向上5微米的深度。例如，栅电极5由其中引入杂质的多晶硅形成。然而，栅电极5的材料可不限于多晶硅，栅电极5可由其它半导体材料或导电材料形成。
[0045]例如，栅电极5在平面视图中排列成网孔形式。光电探测器I中的一个形成在由其中嵌入栅电极5的沟槽围绕的每个区域中。每个栅电极5的上端从外延层3b的上表面朝向硅基板3a侧嵌入。每个栅电极5的上部部分由在形成栅电极5之后嵌入沟槽中的嵌入绝缘层覆至
ΠΠ ο
[0046]栅极绝缘膜7被布置在栅电极5和外延层3b之间。外延层3b和栅电极5由栅极绝缘膜7隔绝。栅极绝缘膜7由具有20纳米的厚度的二氧化硅膜形成。然而，栅极绝缘膜7的材料不限于二氧化硅膜，而是可以是能够将外延层3b和栅电极5隔绝的材料。
[0047]发射极区域9(N+)形成在外延层3b的表面中。发射极区域9被形成用于每个光电探测器I。发射极区域9通过将(第一导电型的)N型杂质引入到外延层3b中得以形成。发射极区域9被布置成以使得发射极区域9与栅极绝缘膜7分开。发射极区域9的底部被定位在栅电极5的上端上方的位置。
[0048]基极区域Il(P)形成在外延层3b中位于发射极区域9下方的位置处。基极区域11被形成在每个光电探测器I中。基极区域11是通过将(第二导电型的)P型杂质引入到外延层3b中形成的。基极区域11邻近栅极绝缘膜7和发射极区域9二者。基极区域11的底部被定位在栅电极5的下端上方的位置处。
[0049]集电极区域13(N_)是由位于基极区域11下方的外延层3b的一部分形成的。集电极区域13邻近栅极绝缘膜7和基极区域11 二者。集电极区域13的底部位于栅电极5的下端下方的位置处。集电极区域13被形成为在栅电极5下方的位置处在相邻的光电探测器I之间是连续的。硅基板3a被定位在集电极区域13下方的位置处。
[0050]倾斜的杂质浓度轮廓被提供给发射极区域9、基极区域11和集电极区域13，以使得在基极区域11中的杂质的浓度在外延层3b的表面一侧上是高的且在硅基板3a的一侧上是低的。
[0051]层间绝缘膜15形成在外延层3b上。接触孔17形成在层间绝缘膜15中。接触孔17被布置在发射极区域9的上方。接触孔17填充有导电材料，例如钨或铝。
[0052]例如由铝制成的金属布线图案19形成在层间绝缘膜15上。金属布线图案19经由包含在接触孔17中的导电材料被电连接到发射极区域9。注意到，电势在图1和2示出的区域之外的位置(未示出)被提供到栅电极5。保护膜或类似物形成在层间绝缘膜15上。
[0053]根据该实施例的光电探测器(半导体装置)1具有纵向双极晶体管结构，其包括发射极区域9、基极区域11和集电极区域13。在该双极晶体管中，电流放大系数随着准中性基极区域的宽度变化而变化。在光电探测器I中，当电压提供给栅电极5时，靠近栅电极5的准中性基极区域的耗尽层的宽度变化，因此电流放大系数变化。
[0054]在根据所述实施例的光电探测器I中，寄生MOS晶体管可形成有一构造，其包括栅电极5、栅极绝缘膜7、发射极区域9(源极)、基极区域11(沟道)和集电极区域13(漏极)。
[0055]在根据所述实施例的光电探测器I中，其中栅电极5的上端与发射极区域9分开的结构被使用。考虑到在深度方向上栅电极5和发射极区域9之间的位置关系，栅电极5的上端被定位在发射极区域9的下部部分下方的位置处。因此，栅电极5与基极区域11和发射极区域9的基极-发射极分界面之间的最小距离大于栅电极5和基极区域11之间的最小距离。
[0056]由于该原因，在根据所述实施例的光电探测器I中，即使N型反型层或沟道在当供给电压到栅电极时存在于基极区域11中，N型反型层或沟道并未存在于基极区域11和发射极区域9的基极-发射极分界面中。因此，根据所述实施例的光电探测器I可以防止漏电流流过寄生MOS晶体管。即，根据所述实施例的光电探测器I提供增大的电流放大系数并且防止漏电流而没有增大暗电流。
[0057]优选的是，栅电极5的上端和发射极区域9之间的距离(最小距离)被设定到由栅电极的电场引起的反型层或沟道没有达到发射极区域9的较小距离。栅电极5的上端和发射极区域9之间的距离变化，其取决于栅极绝缘膜7的厚度，沟道密度以及提供给栅电极5的电压的幅值。例如，该距离可在0.2到0.5微米的范围内，如果栅极绝缘膜7的厚度在20到50纳米的范围内且沟道密度在Ix 116JIJIx 117/立方厘米的范围内。
[0058]在根据所述实施例的光电探测器I中，即使其中栅电极5与发射极区域9分开的结构被使用，电压被提供给栅电极5并且耗尽层延伸到基极区域11以使得光晶体管的电流放大系数可增大以提供增加的光电流。
[0059]图3A-3C、4A-4C、5A和5B是用于解释制造以上参照图1和2所述的根据所述实施例的半导体装置(光电探测器I)的方法的示意图。制造根据所述实施例的光电探测器I的方法将参照图3A-3C、4A-4C、5A和5B进行描述。
[0060]如图3A中所示的，制备半导体基板3，其中N型外延层3b(其形成图1中的集电极区域13)被沉积在具有低电阻的N型硅基板3a上。例如，硅基板3a具有6πιΩ cm(毫欧-厘米)的电阻率，外延层3b具有I Ω cm(欧姆-厘米)的比电阻，以及外延层3b具有20微米的厚度。
[0061]如在图3B中示出的，用于嵌入栅电极5(其示出在图1中)的沟槽通过执行已知的制作工艺形成在外延层3b的表面上。栅极绝缘膜7被沉积在外延层3b的表面上并且掺杂的多晶硅经由栅极绝缘膜7被嵌入到沟槽部分中以形成栅电极5。例如，沟槽具有I微米的宽度和5微米的深度，以及栅极绝缘膜7具有20纳米的厚度。
[0062]如在图3C中示出的，回蚀工艺在掺杂的多晶硅上执行以蚀刻每个栅电极5的上部部分直到每个栅电极5的蚀刻的上部部分被定位在发射极接合深度下方的位置。此后，由例如二氧化硅膜制成的嵌入绝缘层被嵌入在所述沟槽的上部部分中。注意到，发射极接合深度指的是如图1所示的发射极区域9和基极区域11之间的分界面(或接合区域)的深度位置。
[0063]如图4A所示的，掩蔽膜21形成在外延层3b上。例如，掩蔽膜21可以是400纳米厚的二氧化硅膜。通过执行光刻工艺和蚀刻工艺，开口形成在掩蔽膜21中对应于光电探测器I的形成区域(参见图1)的位置。通过执行离子注入工艺，P型杂质(在图4A中由“+”指示)，例如硼离子，穿过掩蔽膜21的开口被注入到外延层3b中以形成其中P型杂质被引入的P型基极区域。例如，硼离子注入条件可通过30千电子伏的加速能量以及3.2X 113/平方厘米的剂量来指示。
[0064]如在图4B中所示的，在其中掩蔽膜21被留下的状态下，在热扩散工艺在图4A所示的步骤中注入的P型杂质上执行，以形成基极区域11。例如，热扩散工艺的条件可由1150°c的加热温度和50分钟的加热周期指示。此后，掩蔽膜21被移除。
[0065]如图4C所示的，包括在栅电极5附近的开口的掩蔽膜23形成在基极区域11上。通过执行离子注入工艺，P型杂质(由图4C中的“+”指示)，例如硼离子，经由掩蔽膜23的开口被注入外延层3b(或基极区域11)中。硼离子注入工艺被执行以使得硼离子在一深度位置处被注入到外延层3b中，所述深度位置在其中N型杂质随后在将稍后描述的图5A中所示的步骤中被注入的位置下方。例如，硼离子注入条件可由180千电子伏的加速能量和1.0 X 113/平方厘米的剂量指示。
[0066]如图5A所示的，掩蔽膜23被移除。包括在基极区域11上方的开口的掩蔽膜25得以形成。通过执行离子注入工艺，N型杂质(由图5A中的指示)，例如磷离子，经由掩蔽膜25的开口被注入到外延层3b(基极区域11)中。例如，磷离子注入条件可由50千电子伏的加速能量和6.0X 115/平方厘米的剂量指示。
[0067]如图5B中所示的，在其中掩蔽膜25被留下的状态下，热处理被执行以活化在图4C和图5A中所示的步骤中被引入到外延层3b中的P型杂质和N型杂质，以使得发射极区域9形成在基极区域11上。例如，热处理的条件可以由920°C的加热温度和40分钟的加热周期指不。此后，掩蔽I吴25被移除。
[0068]进一步地，通过执行已知的制作工艺，层间绝缘膜15，接触孔17，金属布线图案19，以及保护膜以前述顺序被形成在外延层3b上(参见图1)。注意到，制造根据本发明的半导体装置(图1中示出的光电探测器I)的方法不限于以上参照图3A-3C，4A-4C，5A和5B所述的制造方法。
[0069]图6是作为一参考例子的光电探测器101的横截面视图。在图6中，实质上与图1中的相应元件相同的元件由相同的附图标记表示，并且它们的描述将被省略。
[0070]如图6所示的，光电探测器101不同于图1中所示的光电探测器I之处在于，栅电极103和栅极绝缘膜105的深度位置是不同的。在该参考例子中，栅电极103的上端和栅极绝缘膜105的上端被布置在外延层3b的表面附近。
[0071]与栅电极103的侧面接触的栅极绝缘膜105具有几乎均匀的厚度。在该光电探测器101中，栅电极103与基极区域11和发射极区域9的基极-发射极分界面之间的最小距离与栅电极103和基极区域11之间的最小距离相同。
[0072]在光电探测器101中，寄生MOS晶体管107被形成为包括栅电极103，栅极绝缘膜105，发射极区域9，基极区域11和集电极区域13。
[0073]图7是用于根据光电探测器的栅电极电压解释具有纵向双极晶体管结构的光电探测器的照度和光电流之间的关系的示意图。在图7中，竖直轴表示光电流(安培(A))，水平轴表示照度(勒克斯(1^))。栅电极电压被设定到四个不同值:(^，3￥，3.5￥和狀。
[0074]如图7所示的，在具有纵向双极晶体管结构的光电探测器中，电流放大系数根据提供给栅电极的电压的幅值变化。然而，在光电探测器101中，寄生MOS晶体管107形成为如图6所示的。
[0075]在光电探测器101中，如果电压被提供给栅电极103，寄生MOS晶体管107随着双极晶体管操作同时操作。因此，当光电探测器101作为光晶体管操作时，从寄生MOS晶体管107发出的电流被不希望地增加到当光照射时由光电探测器101产生的光电流。由于此，在光电探测器101中的暗电流是严重的并且在低照度下光电探测器101的光接收灵敏度低于图1中所示的光电探测器I的光接收灵敏度。
[0076]寄生MOS晶体管107的阈值受到与光电探测器101的电流放大系数有关的形成在基极区域11中的杂质浓度剖面的状况的影响，以及它很难独立地仅控制寄生MOS晶体管107。例如，会存在其中基极区域11的杂质浓度降低以便使电流放大系数最佳化的情况。进一步地，会存在其中由寄生MOS晶体管107占据的区域与整个单元区域的比值被所述单元的小型化相对增大的另一情况。在该情况下，对寄生MOS晶体管107的暗电流的贡献将变大并且整个单元区域的暗电流将增大。
[0077]鉴于以上问题，根据如上参照图1和2描述的实施例的光电探测器I能够防止寄生MOS晶体管的形成并且提供增大的电流放大系数而没有增大暗电流。
[0078]图8是根据另一个实施例的光电探测器29的横截面视图。在图8中，实质上与图1中的相应元件相同的元件由相同的附图标记表示并且它们的描述将被省略。
[0079]如图8所示的，根据该实施例的光电探测器29不同于图1中所示的光电探测器I之处在于，该实施例的栅电极5被布置成以使得每个栅电极5的上端和下端被定位在其中图1的光电探测器I中的栅电极5的上端和下端所在的位置上方的位置处。具体地说，该实施例的栅电极5的上端被定位在发射极区域9的底部和基极区域11的顶部的上方的位置处。该实施例的栅电极5的下端被定位在基极区域11的底部和集电极区域13的顶部的上方的位置处。
[0080]在该实施例的光电探测器29中，其中栅电极5的下端与集电极区域13分开的结构被使用。栅电极5与基极区域11和集电极区域13的基极-集电极分界面之间的距离大于栅电极5和基极区域11之间的距离。即，栅电极5被布置在其中反型层在基极区域11和集电极区域13的基极-集电极分界面中的形成可通过控制提供给栅电极5的电压的量值而得以防止的位置中，尽管反型层形成在基极区域11中。
[0081]该实施例的光电探测器29被构造为以使得其中N型反型层或沟道没有形成在基极区域11和集电极区域13的基极-集电极分界面中的状态可被维持，即使N型反型层或沟道形成在基极区域11中。因此，类似于图1中示出的光电探测器I，光电探测器29能够防止漏电流流过寄生MOS晶体管。光电探测器29能够提供增大的电流放大系数而没有增大暗电流。
[0082]进一步地，在该实施例的光电探测器29中，作为其中产生电场的输出端子的集电极区域13和栅电极5相对于水平方向没有重叠，光电探测器29能够防止在相反方向上在基极区域11和集电极区域13之间的漏电流。结果，可以防止在光晶体管的OFF状态下在基极区域11聚集的电荷的遗漏。
[0083]优选的是，栅电极5的下端和集电极区域13之间的距离(最小距离)被设定为较小距离以使得由栅电极的电场引起的反型层或沟道没有达到集电极区域13，而没有增加在集电极和基极极结中的漏电流。例如，该距离可以在0.5到1.0微米的范围内，如果栅极绝缘膜7的厚度在20到50纳米的范围内并且沟道密度在I X 116JiJIX 117/立方厘米的范围内。
[0084]在该实施例的光电探测器29中，即使其中栅电极5与集电极区域13分开的结构被使用，电压被提供给栅电极5并且耗尽层延伸到基极区域11以使得光晶体管的电流放大系数可增大以提供增大的光电流。
[0085]例如，光电探测器29的栅电极5可以通过，在在图3B中示出的步骤中将栅电极5嵌入在沟槽中之前，嵌入所述嵌入的绝缘层，以及此后将栅电极5嵌入在所述沟槽中，而形成。进一步地，类似于图3C中所示的步骤，当在掺杂硅上执行回蚀工艺时，回蚀工艺被执行直到栅电极5的蚀刻的上端被定位在发射极接合深度下方的位置处。形成光电探测器29中的栅电极5的方法不限于该例子。
[0086]图9是根据另一个实施例的光电探测器31的横截面视图。在图9中，实质上与图1的相应元件相同的元件由相同的附图标记表示，并且它们的描述将被省略。
[0087]如图9中所示的，该实施例的光电探测器31不同于图1中所示的光电探测器I之处在于，该实施例的栅电极5被布置成以使得每个栅电极5的下端被定位在其中图1的光电探测器I中的栅电极5的下端被定位所在的位置的上方的位置处。例如，该实施例的栅电极5的下端可被定位在与其中图8的光电探测器29的栅电极5的下端被定位所在的位置相同的位置处。
[0088]根据该实施例的光电探测器31，以上参照图1-2描述的光电探测器I的有利特征以及以上参照图8描述的光电探测器29的有利特征都可被提供。注意到，在该实施例中栅电极5的上端和发射极区域9之间的距离(最小距离)和栅电极5的下端和集电极区域13之间的距离(最小距离)可与以上所述的图1-2的实施例中的距离以及以上所述的图8的实施例中的距离一致。
[0089]例如，光电探测器31的栅电极5可以通过，在在图3B所示的步骤中将栅电极5嵌入在沟槽中之前，嵌入所述嵌入的绝缘层，以及此后将栅电极5嵌入在该沟槽中，得以形成。形成光电探测器31中的栅电极5的方法不限于该例子。
[0090]接下来，根据其它实施例的包括多个栅电极中的每个的不同横截面形状并且能够提供类似于图1中所示的光电探测器I的有利特征的有利特征将参照图10-14进行描述。
[0091]图10是根据另一个实施例的光电探测器33的横截面视图。图11是根据另一个实施例的光电探测器35的横截面视图。在图10和11中，实质上与图1中的相应元件相同的元件由相同的附图标记表示，并且它们的描述将被省略。
[0092]图10中所示的光电探测器33不同于图1中所示的光电探测器I之处在于，该实施例的每个栅电极5被布置成具有这样的栅电极5的上端位置和横截面形状，即其不同于图1中所示的光电探测器I中的每个栅电极的上端位置和横截面形状。在图11中所示的光电探测器35也不同于图1中所示的光电探测器I之处在于，该实施例的每个栅电极5被布置成具有这样的栅电极5的上端位置和横截面形状，即其不同于图1所示的光电探测器I中的每个栅电极的上端位置和横截面形状。具体地说，在光电探测器33中的栅电极5的上端和在光电探测器35中的栅电极5的上端被定位在发射极区域9的底部上方的位置处。
[0093]如图10所示的，光电探测器33的栅电极5的横截面形状是梯形形状，其中梯形的上底的宽度小于梯形的下底的宽度。如图11所示的，光电探测器35的栅电极5的横截面形状是凸起构造，包括在上侧上的向上凸起部分。
[0094]在光电探测器33和35中，其中栅电极5与发射极区域9在水平方向分开的结构被使用。考虑到在水平方向上栅电极5、发射极区域9和基极区域11之间的位置关系，栅电极5和发射极区域9的底部之间的最小距离大于栅电极5和基极区域11之间的最小距离。即，在光电探测器33和35中，栅电极5与基极区域11和发射极区域9的基极-发射极分界面之间的最小距离大于栅电极5和基极区域11之间的最小距离。因此，光电探测器33和35也能够提供类似于以上参照图1描述的光电探测器I的有利特征的有利特征。
[0095]优选的是，建立用于光电探测器33和35的结构的制作工艺条件以使得通过减小在沟道表面上的电场而没有沟道形成在发射极接合端面中。
[0096]图12是根据另一个实施例的光电探测器37的横截面视图。图13是根据另一个实施例的光电探测器39的横截面视图。在图12和13中，实质上与图1中的相应元件相同的元件由相同的附图标记表示，并且它们的描述将被省略。
[0097]图12中示出的光电探测器37不同于图1中示出的光电探测器I之处在于，该实施例的每个栅电极5被布置成具有这样的栅电极5的上端位置和横截面形状，即其不同于在图1中示出的光电探测器I中的每个栅电极5的上端位置和横截面形状。图13中示出的光电探测器39不同于图1中示出的光电探测器I之处在于，该实施例的每个栅电极5被布置成具有这样的栅电极5的上端位置和横截面形状，即其不同于图1中示出的光电探测器I中的每个栅电极5的上端位置和横截面形状。具体地，光电探测器37中的栅电极5的上端和光电探测器39中的栅电极5的上端被定位在发射极区域9的底部上方的位置处。
[0098]如图12所示的，光电探测器37的栅电极5的横截面形状是梯形形状，其中梯形的上底的宽度大于梯形的下底的宽度。如图13所示的，光电探测器39的栅电极5的横截面形状是凸起构造，包括在下侧上的向下凸起部分。
[0099]在光电探测器37和39中，其中栅电极5与集电极区域13在水平方向分开的结构被使用。考虑到在水平方向上栅电极5、基极区域11和集电极区域13之间的位置关系，栅电极5和集电极区域13的顶部之间的最小距离大于栅电极5和基极区域11之间的最小距离。即，在光电探测器37和39中，栅电极5与基极区域11和集电极区域13的基极-集电极分界面之间的最小距离大于栅电极5和基极区域11之间的最小距离。因此，光电探测器37和39也能够提供类似于以上参照图8描述的光电探测器29的有利特征的有利特征。
[0100]优选的是，建立用于光电探测器37和39的结构的制作工艺条件以使得通过减小在沟道表面上的电场而没有沟道形成在集电极接合端面中。
[0101]图14是根据另一个实施例的光电探测器41的横截面视图。在图14中，实质上与图1中的相应元件相同的元件由相同的附图标记表示，并且它们的描述将被省略。
[0102]如图14所示的，光电探测器41的栅电极5的横截面形状可以是凸起构造，其包括在上侧上的向上凸起部分和在下侧上的向下凸起部分。
[0103]在该实施例的光电探测器41中，栅电极5与基极区域11和发射极区域9的基极-发射极分界面之间的最小距离以及栅电极5与基极区域11和集电极区域13的基极-集电极分界面之间的最小距离大于栅电极5和基极区域11之间的最小距离。因此，光电探测器41也能够提供类似于以上参照图9所述的光电探测器31的有利特征的有利特征。
[0104]在图14中示出的实施例中，栅电极5的横截面形状是凸起构造，其包括在上侧上的向上凸起部分和在下侧上的向下凸起部分。在该实施例中，在凸起构造中的向上凸起部分和向下凸起部分中的至少一个可具有梯形形状，其中上端面或下端面的宽度尺度小于它的中间部分的宽度尺度。
[0105]注意到，栅电极5的横截面形状不限于图11，13和14中示出的凸起构造。替代地，栅电极5的横截面形状可以是其他的凸起构造，例如具有锐角端部的凸起构造和具有圆形端部的凸起构造。
[0106]进一步地，在以上参照图1，8和9所述的实施例中的任一个的栅电极5的深度方向上的上端和下端位置可以应用到在以上参照图10-14所述的每个实施例的栅电极5的深度方向上的上端和下端位置。这样改变的光电探测器也能够提供类似于以上所述的实施例的有利特征的有利特征。
[0107]如以前所述的，根据本发明，可以提供一种半导体装置，其能够提供增大的电流放大系数并防止漏电流。
[0108]根据本发明的半导体装置不限于以上所述的实施例，并且可进行变化和改变而没有背离本发明的范围。要理解到，以前的详细描述是示例性的和解释性的并且不限制要求保护的发明。
[0109]例如，在以上提到的实施例中，假定光电探测器是NPN双极晶体管。然而，根据本发明的半导体装置可以是PNP双极晶体管。例如，这样的PNP双极晶体管可通过将用于前述实施例中的NPN双极晶体管的导电型转换为相反的导电型而得以实施。
[0110]进一步地，在以前的实施例中，栅电极5被提供以在平面视图中具有框架构造或栅格构造。然而，根据本发明的光电探测器不限于这些例子。在根据本发明的光电探测器中的栅电极可具有在平面视图中既不是框架构造又不是栅格构造并且包括局部切割的框架部分的构造。
[0111]进一步地，在以前的实施例中，多个光电探测器5排列成矩阵形式。然而，根据本发明的光电探测器不限于这些实施例。根据本发明的光电探测器的布置可以是任意的。例如，光电探测器可排列成蜂窝形式。此外，其它元件，例如用于读出开关的晶体管，可被包括在光电探测器阵列的区域中。
[0112]在以前的描述中，假定光电探测器是根据本发明的半导体装置的实施例。然而，根据本发明的半导体装置还可应用到不是光电探测器的半导体装置。
[0113]交叉参照有关申请
[0114]本申请基于2015年2月19日提交的日本专利申请第2015-030362号并要求该申请的优先权权益，该日本专利申请的内容通过参照而全文引入于此。
【主权项】
1.一种半导体装置，包括: 半导体层； 从所述半导体层的表面嵌入到所述半导体层的内部并由绝缘层绝缘的电极；以及 一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成； 其中，所述电极被布置在一位置处，在该位置，在第一半导体区域与第二半导体区域的分界面和第二半导体区域与第三半导体区域的分界面中的至少一个中并未由提供给所述电极的电压形成反型层。2.—种半导体装置，包括: 半导体层； 从所述半导体层的表面嵌入到所述半导体层的内部并由绝缘层绝缘的电极；以及 一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成； 其中，所述电极与第一半导体区域和第二半导体区域的分界面之间的距离以及所述电极与第二半导体区域和第三半导体区域的分界面之间的距离中的至少一个大于所述电极和所述第二半导体区域之间的距离。3.根据权利要求1或2所述的半导体装置，其中，关于在深度方向上所述电极和所述第一半导体区域之间的位置关系，所述电极的上端被定位在第一半导体区域的底部下方的位置处。4.根据权利要求1到3中的任一项所述的半导体装置，其中，关于在深度方向上所述电极和所述第三半导体区域之间的位置关系，所述电极的下端被定位在所述第三半导体区域的顶部上方的位置处。5.根据权利要求1到4中的任一项所述的半导体装置，其中，关于在水平方向上所述电极、第一半导体区域以及第二半导体区域之间的位置关系，所述电极和所述第一半导体区域的底部之间的距离大于所述电极和所述第二半导体区域之间的距离。6.根据权利要求5所述的半导体装置，其中，所述电极的横截面形状是上底的宽度小于下底的宽度的梯形形状，或者为一凸起构造，该凸起构造包括在该构造的上侧上的向上凸起部分。7.根据权利要求1到5中的任一项所述的半导体装置，其中，关于在水平方向上所述电极、第二半导体区域以及第三半导体区域之间的位置关系，所述电极和所述第三半导体区域的顶部之间的距离大于所述电极和所述第二半导体区域之间的距离。8.根据权利要求7所述的半导体装置，其中，所述电极的横截面形状是上底的宽度大于下底的宽度的梯形形状，或者为一凸起构造，该凸起构造包括在该构造的下侧上的向下凸起部分。9.根据权利要求1到8中的任一项所述的半导体装置，其中，所述半导体装置的电流放大系数根据提供给所述电极的电压的幅值是可变的。10.根据权利要求1到9中的任一项所述的半导体装置，其中，所述电极被设置成在所述半导体层的平面视图中具有框架构造。11.一种成像设备，包括由根据权利要求1到10中的任一项所述的半导体装置构成的光电探测器。12.—种制造半导体装置的方法，所述半导体装置包括: 半导体层； 从所述半导体层的表面嵌入到所述半导体层的内部并由绝缘层绝缘的电极；以及一结构，在该结构中，第一导电型的第一半导体区域、第二导电型的第二半导体区域以及第一导电型的第三半导体区域以前述顺序从所述半导体层的表面经由所述绝缘层沿着所述电极形成， 制造所述半导体装置的方法包括: 将所述电极布置在一位置处，在该位置，在第一半导体区域和第二半导体区域的分界面以及第二半导体区域和第三半导体区域的分界面中的至少一个中并未由提供给所述电极的电压形成反型层。
【文档编号】H01L31/10GK105914251SQ201610086842
【公开日】2016年8月31日
【申请日】2016年2月16日
【发明人】上田佳德, 米田和洋, 爱须克彦, 中谷宁, 中谷宁一, 根来宝明, 樱野胜之, 渡边博文
【申请人】株式会社理光