技术特征：
1.一种基于硅基微系统的三维封装方法，其特征在于，所述方法包括：步骤一，在掩膜版上制作预设闭环图形；步骤二，在第一层硅基板(1)的上表面上和/或第二层硅基板(2)的下表面上，涂胶、光刻、显影，形成所述预设闭环图形；步骤三，在所述第二层硅基板(2)上刻蚀第一窗口(5)；步骤四，在所述预设闭环图形上先溅射种子层，再电镀，获得隔离环(11)；步骤五，所述第二层硅基板(2)相对堆叠在所述第一层硅基板(1)上，所述隔离环(11)环绕所述第一窗口(5)；步骤六，在隔离环(11)区域内涂胶，将芯片(12)胶接在所述第一层硅基板(1)上。2.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述步骤一中，在掩膜版上同时制作预设定位图形，所述预设定位图形位于所述预设闭环图形的外面；并在所述步骤二中，在第一层硅基板(1)的上表面上和第二层硅基板(2)的下表面上，形成所述预设定位图形；并在所述步骤四中，在所述预设定位图形上先溅射种子层，再电镀，获得下微凸点(3)和上微凸点(6)；并在所述步骤五中，所述上微凸点(6)与所述下微凸点(3)正对并键合。3.如权利要求2所述的基于硅基微系统的三维封装方法，其特征在于，所述隔离环(11)至所述下微凸点(3)或所述上微凸点(6)的最短距离l1为25-35um。4.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述第一层硅基板(1)上的功能图形，距所述隔离环(11)的外沿的宽度w1≥20um，形成环绕所述隔离环(11)的隔离带。5.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述隔离环(11)的宽度w为18-22um。6.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述隔离环(11)的总高度h为4-6um。7.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述隔离环(11)的内侧距所述第一窗口(5)侧壁的最短距离l为25-35um。8.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，在第三层硅基板(9)上制作第二窗口(14)，所述第二窗口(14)的尺寸大于所述第一窗口(5)的尺寸。9.如权利要求1所述的基于硅基微系统的三维封装方法，其特征在于，所述方法还包括第三层硅基板(9)、第二层硅基板(2)及第一层硅基板(1)三维堆叠；芯片(12)键合在所述第二层硅基板(2)上；在第三层硅基板(9)上封装盖板(10)。
技术总结
本发明提供了一种基于硅基微系统的三维封装方法，属于硅基微系统微组装技术领域，包括在掩膜版上制作预设闭环图形；在第一层硅基板的上表面上和/或第二层硅基板的下表面上，涂胶、光刻、显影，形成预设闭环图形；在第二层硅基板上刻蚀第一窗口；在预设闭环图形上先溅射种子层，再电镀，获得隔离环；第二层硅基板相对堆叠在第一层硅基板上，隔离环环绕第一窗口；在隔离环区域内涂胶，将芯片胶接在第一层硅基板上。本发明在芯片周围设置了隔离环，芯片涂覆导电胶胶接时，由于隔离环能够对导电胶的溢流起到阻挡的作用，使导电胶只能在隔离环内，避免了导电胶外溢与周围的信号孔或电路图形相连导致封装器件短路的问题。形相连导致封装器件短路的问题。形相连导致封装器件短路的问题。
技术研发人员：刘星 李晓林 杨栋 陈东博 王清源 胡雅丽 彭桢哲 赵宇
受保护的技术使用者：中国电子科技集团公司第十三研究所
技术研发日：2022.12.13
技术公布日：2023/3/14