电化学制作微/纳电子结构中的至少一个多孔区域的工艺的制作方法
【技术领域】
[0001] 本发明涉及一种用于在导电或半导电层的至少一部分中制作微电子和/或纳电 子结构的至少一个多孔区域的工艺，所述多孔区域以电化学方式形成。
【背景技术】
[0002] 包括微米电子机械系统（NEMS)和纳米电子机械系统（NEMS)在内的微电子器件和 微系统通常被大量应用于日常生活用品中。
[0003] 对于这些系统当中的一些，制作多孔层是很有益的。根据应用的不同，可以尝试使 用这些多孔材料的特定特性，例如，能够被实现在化学、生物、湿度传感器等当中的化学吸 附能力，绝热能力，电绝缘能力，光学特性等等。
[0004] 在NEMS和MENS中大量使用半导电材料，特别是硅。
[0005] 大量的NEMS和MENS中使用的多孔元件或多孔元件的部件为多孔半导电材料，更 加特别地为多孔硅。
[0006] 存在大量的用于在在非常多不同的配置中的硅衬底或MENS衬底的表面形成多孔 娃的工艺，还有用于对全部为多孔娃或者在可移动结构的表面上部分覆盖有多孔娃的MENS 类型的可移动结构进行制作的工艺。
[0007] 对整体为多孔硅的悬吊机械结构进行制作或者仅在多孔硅元件上形成一个多孔 层是已知的。例如，文献EP1683757描述了一种用于制作MENS的工艺，该工艺包括通过电 化学刻蚀来制作一层多孔硅的步骤。该多孔化工艺要求在背面与正面之间有电流流动，衬 底的多孔硅被期望形成在正面上。该工艺因此意味着起始于导电衬底。因此，该工艺无法 在诸如SOI(SiliconOnInsulator,绝缘体上娃）衬底之类的包括绝缘层的衬底上实施。 但是，该类型的衬底很常用于制作微电子和纳电子系统。
[0008] 文献"Compositeporoussilicon-crystallinesiliconcantileversfor enhancedbiosensing^S.Stolyarova,S.Cherian,R.Raiteri,J.Zeravik,P.Skladal, Y.Nemirovsky，SensorsandActuatorsB131 (2008)509 _515("用于增强型生物传 感的复合多孔娃-晶体娃悬臂"，S.Stolyarova，S.Cherian，R.Raiteri，J.Zeravik， P.Skladal，Y.Nemirovsky，传感器和致动器B，131期，第509-515页）描述了一种包括多 晶硅的悬臂类型的梁的转换器。该转换器由S0I衬底制成。通过将单晶硅暴露在通过刻 蚀将单晶硅多孔化的蒸汽中以形成多孔硅。该技术有时被称为"染色刻蚀"。这还在文 献"Vapour-etching-basedporoussiliconformation"（基于气相刻蚀的多孔娃的形 ),M.Saadoun,N.Mliki,H.Kaabi,K.Daoubi,B.Bessais,H.Ezzaouia,R.Bennaceur,Vapour-etching-basedporoussilicon:anewapproach(基于气相刻蚀的多孑L娃：一种 新的方法、固体薄膜），ThinSolidFilms405 (2002) 29 - 34进行了描述。该技术，也被称为 反应诱发气相染色刻蚀（RIVPSE，ReactiveInducedVapourPhaseStainEtch)在于将衬 底暴露在由用HF:HN03:CH3C00H混合物进行硅刻蚀产生的蒸汽中。该工艺不要求在衬底的 两个面之间有电流流过。另一方面，该工艺无法对SiP(多孔硅）的形成速率、多孔率、孔径 等方面对工艺进行很好地控制。
[0009] 相反地，电化学刻蚀工艺，也被称为"阳极氧化技术"，则好控制得多。这取决于通 过氢氟酸中出现的阳极溶解实现多孔化这一事实。该工艺能够很好地控制SiP的形成速 率、多孔率、孔径等。该工艺能够提供不同的多孔性（微孔/孔径小于2nm，介孔/孔径在 2nm至50nm之间，大孔/孔径大于50nm)、特定孔方向等等。衬底的阳极氧化的条件（HF浓 度、电流密度、时间）以及掺杂（N型或P型、掺杂浓度）使得多孔层的特性能够受到控制。 但是，如上所指出的，该工艺要求有电流在衬底的背面与想要制作多孔性的正面之间流动， 这解释了为什么不能简单地将多孔性实现在诸如SOI衬底之类包括绝缘层的衬底上。因 此，该多孔性工艺使用了一种所谓的体衬底，也就是说，衬底整体为导电或半导电材料并且 不包括绝缘层。
[0010] 借助于以例如分子键的附接技术为基础的层间转移在例如SOI衬底的衬底上得 到多孔硅表面的示例性实施例。但是这些技术成本很高并且不容易应用于微电子和纳电子 结构的实施，特别是在想要对多孔区域进行定位的情况下。
【发明内容】
[0011] 因此，本发明的一个目的是提供一种用于在由导电或半导电支承件携带并且使用 电绝缘层与该支承件隔离的导电或半导电层的至少一部分中对微电子和/或纳电子结构 的至少一个多孔区域进行制作的方法，多孔区域以电化学方式形成。
[0012] 前述目的通过包括有在导电层中形成多孔区域之前，在形成正面的导电或半导电 层与形成背面的导电或半导电支承件之间制作至少一个穿过绝缘层的电连接的步骤，以及 通过导电或半导电层的至少一部分的电化学刻蚀的多孔化步骤来实现。
[0013] 该正面与背面之间的电连接使得电流能够在这两个面之间流动，并因此对正面进 行电化学刻蚀以使得至少一部分的正面变为多孔的。
[0014] 优选地，在正面与背面之间制作多个穿过衬底的电连接以允许对待形成的区域的 多孔性进行更好地控制。
[0015] 有利地，多个电连接的电连接通过穿过绝缘材料的导电或半导电材料类型的接触 块来形成。
[0016] 在一个示例性实施例中，该结构形成于SOI衬底。优选地，电接触随后通过外延生 长来制作。在另一个示例性实施例中，根据形成导电或半导电层的至少一个背面以及绝缘 层二者的堆叠，工艺在于在绝缘层中进行一个或更多刻蚀并且随后同时或者不同时地形成 接触垫和有源层。
[0017]导电层与承载衬底之间的电连接能够在最终的系统中得到保留。优选地，电连接 被中断，这使得相同器件的多个微电子或纳电子结构被电绝缘或者在相同衬底上制作的多 个器件被绝缘。电连接的移除例如能够通过至少部分地刻蚀接触垫或者通过切断接触垫来 实现。
[0018] 本发明的一个主旨因此是提供一种用于在微电子和/或纳电子结构的导电或半 导电材料的有源层的至少一部分中制作至少一个多孔区域的工艺，所述有源层形成堆叠的 正面，所述堆叠包括导电或半导电材料的背面以及插入在所述有源层与所述背面之间的电 绝缘层，所述工艺包括以下步骤：
[0019] a)通过形成至少一个穿过所述绝缘层的导电或半导电材料的接触块来在所述背 面与所述有源层之间制作至少一个电接触；
[0020] b)将堆叠放置在电化学槽中；
[0021] c)在所述背面与所述有源层之间施加通过所述接触块的电流，以引起所述有源层 的至少一个区域的多孔化。
[0022] 接触块可以由正面和/或背面形成。
[0023] 在步骤c)之后，制作工艺有利地能够包括例如通过对有源层进行刻蚀由有源层 形成微电子和/或纳电子结构的步骤d)。
[0024] 该形成步骤包括从掺杂、结构化、外延生长、有源层的接触恢复中所选择的一个或 更多步骤。在接触被移除的实施例中，步骤d)能够在该移除接触的步骤之前、之后或者期 间。
[0025] 优选地，堆叠为SOI衬底。
[0026] 在一个实施例中，在步骤c)之后移除有源层与背面之间的电接触。移除电接触的 步骤能够通过至少部分地去除接触块以移除有源层和/或背面与接触块之间的机械接触 来实现。
[0027] 根据一个示例性实施例，接触块能够被部分刻蚀和/或围绕接触块的有源层被刻 蚀。
[0028] 步骤d)能够包括对有源层进行刻蚀的子步骤，并且其中，至少部分地去除接触块 与对有源层进行刻蚀同时发生。
[0029] 根据另一个示例性实施例，接触块通过锯切来去除。
[0030] 在一个实施例中，步骤a)包括制作至少一个穿过所述背面与所述有源层之间的 堆叠、穿过所述绝缘层的孔洞，并且使用导电或半导电材料填充所述孔洞以形成所述接触 块以制作所述背面与所述有源层之间的电接触。
[0031] 使用导电或半导电材料来填充所述孔洞的步骤优选地借助于选择性或非选择性 的外延生长、电解或者CVD类型的沉积来实现。有利地，选择性的外延生长使得能够只对接 触块的空间进行填充。
[0032] 在另一个实施例中，在步骤a)之前，在所述绝缘层中制作至少一个到达所述背面 的孔洞，并且在步骤a)期间，所述有源层和所述接触块同时分别形成在所述绝缘层上和所 述孔洞中。
[0033] 形成有源层与接触块能够通过外延生长来完成。例如，该外延生长为来自硅支承 件的娃外延生长。
[0034] 优选地，接触块的材料与有源层的材料相同。
[0035] 在一个示例性实施例中，在步骤a)期间，在待多孔化区域附近制作若干不同的接 触块。有利地，这些接触块形成了围绕着待多孔化区域的间断轮廓。
[0036] 在另一个示例性实施例中，在步骤a)期间，制作一具有闭合轮廓的单一接触块， 所述待多孔化区域在所述闭合轮廓的内部和/或外部。
[0037] 在步骤a)期间，制作一具有间断轮廓的单一接触块，所述待多孔化区域在所述间 断轮廓的内部和/或外部，或者对在彼此之间界出区域的多个接触块进行制作，所述待多 孔化区域在界定出的区域的内部和/或外部。
[0038] 例如，在步骤c)期间，有源层的整个表面被多孔化和/或有源层在其整个厚度上 被多孔化。
[0039] 在另一个示例中，在步骤c)之前，在至少所述有源层上形成定位层以界定出所述 有源层的至少一个待多孔化区域。
[0040] 有利地，在对微电子和/或纳电子结构进行制作的情况下，，所述接触块围绕着制 作所述微电子结构和/或纳电子结构的区域。
[0041] 微电子和/或纳电子结构能够包括至少一个悬吊部件和一个固定部件，多孔区域 则能够被至少部分地形成在悬吊部件上并且有可能被至少部分地形成在固定部件上。悬吊 部件能够移动或者不能移动。
[0042] 接触块能够被制作在固定部件与悬吊部件之间。
[0043]步骤d)能够包括在有源层上制作互连，所述在所述有源层上制作互连包括以下 子步骤：
[0044] 在所述多孔区域上与所述有源层上形成介电层；
[0045] 在所述介电层上形成掩模；
[0046] 刻蚀所述掩模和所述介电层直到到达所述有源层；
[0047] 在所述刻蚀中形成并结构化导电材料以形成所述互连。
[0048] 当工艺包括释放机械结构的步骤时，掩模和介电层的去除能够在机械结构的最终 释放期间发生。
[0049] 例如通过以下方式形成导电材料：对导电材料进行整片沉积和对所述材料进行光 刻以形成互连和可能的连线，或者通过化学机械抛光来刻蚀导电材料以将导电材料仅保留 在刻蚀中。
[0050] 堆叠能够包括背面和绝缘层中的一个或更多个层，以使得在步骤a)之后背面与 有源层之间的电连续性得到确保。
[0051] 在工艺适用于制作多个微电子和/或纳电子结构的情况下，在制作微电子和/或 纳电子结构的区域之间制作接触块。
[0052] 在步骤c)之后，有源层与背面之间的电接触则能够通过将微电子和/或纳电子结 构分离来移除。
[0053] 微电子结构和/或纳电子结构的分离例如通过以下方式实现：按照所述接触垫两 侧的两个锯槽或者按照一具有与所述接触块的横向尺寸至少相等的宽度的锯槽进行锯切 以将所述接触块与所述微电子结构和/或纳电子结构。
【附图说明】
[0054] 通过以下说明和附图将对本发明有更好的理解，其中：
[0055] 图1为设置有根据本发明的工艺获得的接触垫的一般堆叠的示意图；
[0056] 图2A和2B分别为能够借助于本发明的工艺获得的示例性结构沿着平面A-A'的 俯视图和截面图，其中并多孔区域未被定位；
[0057] 图3为图2A的结构在后续释放的情况下对悬吊部件进行释放之前的截面图；