边缘上并可连接到例如惠斯登桥配置中的彼此。压力的施加可引起膜的偏转，其可生成桥的偏移电压中的变化。通过使用合适的电子电路(例如感测电路)检测电压变化，可以是可能的是，导出期望的压力信息。
[0058]电容性传感器的操作可基于容量的改变，即当施加的压力变化时基于两电极之间的距离改变修改容量的能力。例如电容性传感器的第一电极或背侧电极可以是半导体器件上或半导体器件上方的腔或金属化层的面积中的半导体器件。第二或前侧电极可以是膜层本身或膜层的背侧上(即膜层面向腔的的一侧上)的金属化层。压力的施加可引起第一和第二电极之间距离中的变化，其可生成容量中的变化。通过使用合适的电子电路(例如感测电路)检测容量变化，可以是可能的是，导出期望的压力信息。
[0059]半导体器件300可包括一个或多个附加特征，所述附加特征对应于上述概念或一个或多个实施例。
[0060]图4示出根据另外的示例的半导体器件400的截面示意图。在结合图4所示的示例中，半导体器件400包括半导体衬底420。半导体器件400包括膜结构430。半导体器件400包括布置在半导体衬底420的至少一部分和膜结构430之间的腔410。膜结构430例如可包括在膜结构430的第一横向掺杂区域450和膜结构430的第二横向掺杂区域460之间的pn结455。
[0061]附加地，膜结构430可包括浅沟槽隔离蜿蜒结构，其横向分离电测试结构的两个导电梳状结构。可替换地，膜结构430可包括至少两个浅沟槽隔离梳状结构，其通过电测试结构的导电蜿蜒结构而被横向分离。电测试结构可与膜结构430的膜层绝缘。以这样的方式，导电结构可被集成到膜结构430，如果损坏发生，由于电特性(例如漏电流、电阻或击穿电压)的改变，膜结构430能够检测膜结构430的一部分或整体膜结构430的损坏。
[0062]可替换地，P掺杂的区域例如可被布置在η掺杂的区域上方或反之亦然，并且浅沟槽隔离(STI)蜿蜒或梳状结构470可形成穿过第一掺杂区域到达第二掺杂区域中的沟槽。P掺杂区域和/或η掺杂区域(例如通过浅沟槽隔离蜿蜒结构划分的掺杂区域)可形成电测试结构。
[0063]缺陷检测电路440可连接到第一横向掺杂区域450和第二横向掺杂区域460。缺陷检测电路440可检测第一横向掺杂区域450和第二横向掺杂区域460之间的漏电流的增加或贯穿电压的降低。膜结构430的第一横向掺杂区域450和膜结构430的第二横向掺杂区域460例如可形成平面二极管。
[0064]膜结构430可包括浅沟槽隔离(STI)蜿蜒结构470。STI蜿蜒结构例如可包括用于在集成电路中的电分离或分开的氧化物隔离沟槽以便避免例如各种器件之间的寄生泄漏路径。与通常可用于具有可比较的空间占用面积(footprint)的给定集成电路器件相比，形成为“梳状晶体管”或蜿蜒结构的凹进STI针对宽晶体管产出增加的驱动电流(1n)。
[0065]半导体器件400可包括对应于上述概念或一个或多个实施例的一个或多个附加特征。
[0066]图5a示出根据示例的半导体器件500的截面示意图。半导体器件500包括半导体衬底520。半导体器件500包括膜结构530。半导体器件500包括布置在半导体衬底520的至少一部分和膜结构530之间的腔510。在图5a和5b所示的示例中，膜结构530包括夹在上部膜层531和下部膜层532之间的介电隔离层533，从而表示电测试结构。
[0067]而且，缺陷检测电路540可连接到上部膜层531和下部膜层532。缺陷检测电路540例如可检测上部膜层531和下部膜层532之间的漏电流的增加或贯穿电压的降低。
[0068]当在膜结构530中，例如在上部膜层531和/或下部膜层532中出现裂缝时，在上部膜层531和下部膜层532之间的漏电流的增加或贯穿电压的降低可通过缺陷检测电路540来检测。在上部膜层531和下部膜层532之间的漏电流的增加或贯穿电压的降低例如可指示在膜结构530中或至少在膜结构530的一部分中的裂缝。
[0069]半导体器件500可包括对应于上述概念或一个或多个上述实施例的一个或多个附加的特征。
[0070]图5b更详细示出图5a的膜结构530的截面。膜结构530包括上部膜层531和下部膜层532。膜结构530包括夹在上部膜层531和下部膜层532之间的介电隔离层533。上部膜层531和下部膜层532连接到缺陷检测电路540。膜结构530例如可包括氮化物层550。
[0071]氮化物层550例如可由氮化硅层制成或至少部分地由氮化硅层构成，并且可面向腔510。氮化物层550例如可减少上面多晶硅层上的应力。可替换地，层550还可由氧化硅层制成或至少部分地由氧化硅层构成。可选地，氮化物层500或氧化物层可被布置在膜结构的仅一侧处或两侧处，以用于提供对膜结构的钝化或保护。
[0072]包括上部膜层531、下部膜层532和介电隔离层533的膜结构530例如可具有总共200到400nm的厚度，例如在250和350nm之间，例如300nm。上部膜层例如可由铝(Al)、铜(Cu)或多晶硅制成或至少部分地由铝(Al)、铜(Cu)或多晶硅构成。下部膜例如可由铝(Al)、铜(Cu)或多晶硅制成或至少部分地由铝(Al)、铜(Cu)或多晶硅构成。上部膜层和下部膜层例如可由相同材料制造出。可替换地，上部膜层和下部膜层例如可由不同材料制造出。介电隔离层533例如可由二氧化硅(Si02)或氮化硅(SiN)制成或至少部分地由二氧化硅(Si02)或氮化硅(SiN)构成。
[0073]图6示出检测微机电器件的损坏的方法的流程图600，微机电器件包括可移动结构。该可移动结构包括改变电特性的测试结构(例如，如果可移动结构被损坏)。方法600包括检测610可移动结构的电测试结构的电特性的改变并指示620电特性从预先限定的容许的范围的偏离。
[0074]预先限定的容许的范围例如可以是通过校准获得的值的范围或可以从测试器件或参考器件导出。
[0075]而且，检测半导体器件的损坏的方法可包括一个或多个可选的附加特征或动作，其对应于结合上述的所描述的概念或一个或多个实施例提到的一个或多个方面。
[0076]一些实施例涉及包括根据上述的所描述的概念或一个或多个实施例的半导体器件的压力传感器器件或麦克风器件。换言之，上述的半导体器件例如可实现压力传感器器件或麦克风器件。
[0077]所提出的器件可使得能够进行(例如在不看测量/传感器信号的情况下)例如柔性MEMS元件中的现有的或即将来临的裂缝的直接确定。
[0078]一些实施例涉及电裂缝检测的集成方案和方法，例如针对压力传感器或(集成的)压力传感器电裂缝检测。实施例涉及使用插入在传感器薄片本身之中/之上的电检测结构。实施例涉及非常敏感的电传感器薄片完整性结构的实现，其在制造/现场寿命的任何阶段处检测薄片裂缝。电测试结构将被裂缝彻底地牵制。
[0079]例如可读出在EPI薄片和其栅多晶覆盖层之间的由栅氧化物分离的泄露控制配置。
[0080]提出的半导体器件不需要额外的制造成本，不需要集成方案的改变，不需要芯片面积的损失，可降低裂缝检测成本，可增加不合格捕捉率，可降低百万分之(PPm)不合格率，可用于例如在制造工艺的任何阶段处和在现场寿命期间评估传感器薄片完整性。
[0081]集成的(电)裂缝检测例如可以使得能够在集成的传感器的情况下可使用标准CMOS步骤/模块而不增加晶片成本，以在薄片上/中设置功能结构来电检验器件完整性。而且，电裂缝检测在前端处理、预组装、组装期间以及在现场在寿命期间可以是可应用的。由于增加的检测比率，这将改善器件的可靠性。此外，可降低检测成本。而且，寿命期间的完整性监测可以是销售论点(selling argument)。
[0082]一些实施例涉及将电可评估/可测试的“完整性检测”结构实现到薄片(膜结构)内/上。例如，在栅多晶层(或者FG，浮栅)和EPI (外延)薄片之间的漏电流/贯穿电流可被检测。例如适当的标准gox/tox/dgox(栅氧化物，隧道氧化物)被布置在薄片和栅多晶之间。例如如果裂缝存在或发展，则漏电流将增加。
[0083]实施例