专利名称：一种柔性led驱动器的数据转换装置及调光系统的制作方法
技术领域：
本实用新型涉及电子及通讯领域，更具体地说，涉及一种柔性LED驱动器的数据转换装置及调光系统。
背景技术：
近年来，随着LED技术的高速发展，LED的应用场合越来越多，主要集中在照明和显示亮化两个领域，其中照明的技术核心是设计制作稳定耐用的恒流源芯片，而显示亮化是通过接受MCU的数据，使用PWM (Pulse Width Modulation，脉冲宽度调制)方式来控制亮度。其中显示亮化的技术也像多元化的方向发展，包括传统的LED户外屏幕及LED广告牌等，也包括近年来出现的柔性LED显示技术。柔性显示技术是把LED控制器和芯片装配在FPC (柔性电路板)上，可以布置在舞台、酒吧，既能够方便随时搭建和搬运，也可以造成曲面的显示效果，还可以用柔性LED灯带构建3D显示空间，制造三维显示效果。柔性LED显示虽然大大扩展了 LED显示的应用范围和场合，但是也有实际应用的困难。由于传统的LED显示屏控制器装配在显示屏内部，走线距离不长，主流的LED显示控制器一般采用了高速的串口协议接收数据，并且通常采用曼彻斯特编码方式。而柔性LED通常需要要有很长的走线距离去适应灵活的应用需求，原有高速串口协议走线距离不够，大大限制了柔性LED的应用，使柔性LED的应用不灵活。
实用新型内容本实用新型要解决的技术问题在于，针对现有技术的上述走线距离不长、柔性LED应用不灵活的缺陷，提供一种走线距离较长、使柔性LED应用灵活的柔性LED驱动器的数据转换装置及调光系统。
本实用新型解决其技术问题所采用的技术方案是:构造一种柔性LED驱动器的数据转换装置，包括用于将差分信号转换为符合第一协议的串行数据信号的信号处理单元，与所述信号处理单元连接、用于将所述串行数据信号转换为并行数据信号的解码单元，用于将所述并行数据信号进行存储的RAM，用于读取所述RAM中存储的并行数据信号、并将所述并行数据信号转换为符合第二协议的串行数据信号的编码单元；所述解码单元与所述编码单元中分别设有用于存放所述RAM中存储单元的地址的第一地址寄存器和第二地址寄存器。在本实用新型所述的柔性LED驱动器的数据转换装置中，还包括分别与所述解码单元和编码单元连接的、用于处理所述编码单元和解码单元异步读写操作冲突的RAM冲突仲裁控制单元。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述解码单元还包括第一信号检测模块、第二信号检测模块、第三信号检测模块和状态控制模块；所述第一信号检测模块检测到所述信号处理单元输出的设定低电平信号时向所述状态控制模块输出第一控制信号；所述第二信号检测模块在所述状态控制模块接收到所述第一控制信号时被所述状态控制模块触发、并在检测到所述信号处理单元输出的设定高电平信号时向所述状态控制模块输出第二控制信号；所述第三信号检测模块在所述状态控制模块接收到第二控制信号时被所述状态控制模块触发、并在检测到所述信号处理单元输出的设定内部数据信号时向状态控制模块输出第三控制信号。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述解码单元还包括被所述状态控制模块触发、并将接收的8位串行数据转换成8位并行数据的数据解码模块；所述数据解码模块内设置有分别用于锁存所述8位并行数据的8位第一 D触发器和第一有限状态机。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述解码单元还包括被所述第一有限状态机触发并控制所述第一地址寄存器的第一地址控制模块、被所述第一有限状态机触发并产生将所述8位第一 D触发器中存储的内容写入所述RAM中的写信号的写控制|吴块。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述编码单元还包括用于对所述解码单元的状态进行控制的第二有限状态机，接收用于使所述第二地址寄存器进行复位的复位信号或用于使所述柔性LED驱动器同步的同步信号并对其编码后进行发送的信号发送模块。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述编码单元还包括用于将所述8位并行数据进行编码并进行串行发送的数据发送模块；所述数据发送模块内设有状态控制单元。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述编码单元还包括被所述状态控制单元触发、并产生读取RAM中其地址为所述第二地址寄存器中的地址的存储单元内容的读信号的读控制模块；用于将所述存储单元内容进行锁存的8位第二D触发器；被所述状态控制单元触发、并对所述第二地址寄存器进行控制的第二地址控制模块。在本实用新型所述的柔性LED驱动器的数据转换装置中，所述编码单元与用于驱动柔性LED的显示驱动单元连接。本实用新型还涉及一种调光系统，包括调光台、与所述调光台连接的数据转换装置以及与所述数据转换装置连接的调光器；所述调光器内设有上述显示驱动单元；所述数据转换装置为上述柔性LED驱动器的数据转换装置中的任意一种。实施本实用新型的柔性LED驱动器的数据转换装置及调光系统，具有以下有益效果:由于信号处理单元将差分信号转换为符合第一协议(走线距离较长)的串行数据信号，解码单元将所述串行数据信号转换为并行数据信号，使用8位第一 D触发器依次对所述并行数据信号进行锁存，当写信号到来时，将所述8位第一 D触发器中的内容(并行数据信号)写入RAM中；当读信号到来时，读取所述RAM中相应存储单元存储的并行数据信号、并将所述并行数据信号 锁存在8位第二 D触发器中，当第二状态机处于发送状态时，数据发送模块将并行数据信号转换为符合第二协议(通用的协议)的串行数据信号进行发送；使用RAM冲突仲裁控制单元处理读写操作时发生的冲突；所以走线距离较长、使柔性LED应用灵活。
图1是本实用新型柔性LED驱动器的数据转换装置及调光系统实施例中数据转换装置的结构示意图；图2是所述实施例中解码单元的结构示意图；图3是所述实施例中编码单元的结构示意图；图4是所述实施例中调光系统的结构示意图。
具体实施方式
为了便于本领域的普通技术人员能够理解并实施本实用新型，下面将结合附图对本实用新型实施例作进一步说明。在本实用新型柔性LED驱动器的数据转换装置及调光系统实施例中，图1是该数据转换装置的结构示意图。图1中，该数据转换装置包括信号处理单元1、解码单元2、编码单元3和RAM (random access memory,随机存储器)5 ;其中，信号处理单元I用于将差分信号转换为符合第一协议的串行数据信号，解码单元2与信号处理单元I连接、用于将串行数据信号转换为并行数据信号，RAM5用于将并行数据信号进行存储，编码单元3用于读取RAM5中存储的并行数据信号、并将并行数据信号转换为符合第二协议的串行数据信号；解码单元2与编码单元3中分别设有用于存放RAM中存储单元的地址的第一地址寄存器21和第二地址寄存器31。该数据转换装置还包括RAM冲突仲裁控制单元4，RAM冲突仲裁控制单元4分别与解码单元2和编码单元3连接、用于处理编码单元3和解码单元2异步读写操作时发生的冲突，由于编码单元3的时序要求较高，因此优先考虑编码单元3的读出请求。因此，在编码单元3中专门设计了一个读占用信号，此信号有效后，能保证此时正在发生的写操作完成一次后，才发起真正的读操作。如果在读占用有效的时候，将写请求暂存，等读操作完成后再发起写操作。RAM仲裁控制单元4采用全数字方法实现，避免了模拟电路出现仲裁错误的可能性。值得一提的是，数据在传输时一般要符合一定的格式，例如:DMX512协议(Digital Multiplex，数字多路复用协议)；由于DMX512协议信号传输距离较长，传输距离可达千米，所以本实施例中第一协 议选择了 DMX512协议。DMX512 协议是美国剧场技术协会(United States Institute for TheaterTechnology, USITT)制定的数字多路复用协议，是一个数字调光协议，能够对舞台、剧场或演播室等场所的调光器及其他控制设备进行数字控制，其物理层的设计采用RS485收发器，总线用一对双绞线实现调光台与调光器的相接。本实施例中，信号处理单元I采用RS485收发器，RS485收发器采用平衡发送和差分接收，接收灵敏度高，而且抗干扰的能力强，信号传输距离可达千米。DMX512协议规定控制信号数据包的传输通过异步通信的方式进行，数据包的传送要符合一定的格式和时序要求。RS485收发器将外部的差分信号转换成标准电平的DMX512信号，为了使接收器能够分辨出第一帧数据，每一个数据包以一个不短于88us的低电平信号为起始信号，称之为break信号，紧接着break信号之后是不短于8us的高电平信号MAB信号(mark after break),之后就是DMX512数据包(DMX512数字信号)。一个DMX512数据包包括起始码和512个数据帧。数据帧内包含I个起始位(低电平)、8位数据和2个停止位(高电平)，没有奇偶校验。上述符合第一协议的串行数据信号即为512个字节的串行数据。在DMX512协议中，MAB之后第一个数据帧称为SC (start code，起始码)，在协议中规定其为零，但在实际应用中可以由生产厂家设置其具体的值，用以传递特殊消息。DMX512协议规定了信号数据传输率为250 kbps,数据帧每位宽度为4 us,发送一帧需要44 us.当然，在本实施例的另外一些情况下，第一协议也可以是其他走线距离较长(信号传输距离达数百米或千米)的协议。本实施例中，第二协议为高速的串口协议，并且通常采用曼彻斯特编码方式。曼彻斯特编码最早是由Thomas, Tanenbaum等人在1949年提出的，后见于IEEE的802.4总线协议标准。最典型的应用在1553B总线结构上，其总线速度可高达IMbit/s，曼彻斯特编码采用跳变来表示NRZ (Not Return to Zero，不归零码)编码中的“I”或“0”，具有很好的抗干扰性和较高的传输速度。图2为本实施例中解码单元的结构示意图，图2中，上述解码单元2还包括第一信号检测模块22、第二信号检测模块23、第三信号检测模块24和状态控制模块25 ;其中，第一信号检测模块22检测到信号处理单元I输出的设定低电平信号时向状态控制模块25输出第一控制信号；第二信号检测模块23在状态控制模块25接收到第一控制信号时被状态控制模块25触发、并在检测到信号处理单元I输出的设定高电平信号时向状态控制模块25输出第二控制信号；第三信号检测模块24在状态控制模块25接收到第二控制信号时被状态控制模块25触发、并在检测到信号处理单元I输出的设定内部数据信号时向状态控制模块25输出第三控制信号。具体来讲，第一信号检测模块22检测信号处理单元I输出的设定低电平信号，其实就是从信号处理单元I输出的符合第一协议(DMX512协议)的串行数据信号中查找其长度大于88μ8且小于Is的低电平信号，也即查找上述break信号。换句话说，第一信号检测模块22对从RS485收发器(RS485驱动器)获得的DMX512信号进行查找，根据DMX512协议要求，break信号应该是长于88us且小于Is的信号。本实施例中，第一信号检测模块22采用周期测量的方法查找break信号。首先对被检测的信号的“上升沿”和“下降沿”进行检测，对下降沿和上升沿之间的时间进行计时。可以采用Ius (只是优选方案)的时钟计时，如果时钟计数超过88且小于IO6,则认定break信号有效,说明已经收到break信号，当第一信号检测模块22检测到br·eak信号后，第一信号检测模块22向状态控制模块25输出第一控制信号。当状态控制模块25接收到第一控制信号后，第二信号检测模块23被状态控制模块25触发，并开始进行检测信号处理单元I输出的设定高电平信号，其实就是从信号处理单元I输出的符合第一协议的串行数据信号中查找大于等于8μ8的高电平信号，也即查找上述MAB信号。当第二信号检测模块23检测到MAB信号后，第二信号检测模块23向状态控制模块25输出第二控制信号。根据DMX512协议要求,break信号之后是不短于8us的高电平信号即MAB信号，第二信号检测模块23对从RS485收发器获得的DMX512信号进行查找(检索)，对高电平信号进行检测时采用0.1 us (只是优选方案)的时钟计时，如果能持续计时达到8 O个时钟周期，则说明MAB信号已经收到，系统时钟切换到250 kHz (频率)。此时，第二信号检测模块23向状态控制模块25输出第二控制信号。当状态控制模块25接收到第二控制信号后，第三信号检测模块24被状态控制模块25触发，并开始进行检测信号处理单元I输出的设定内部数据信号，其实就是从信号处理单元I输出的符合第一协议的串行数据信号中查找11个时钟周期的内部数据，也即查找上述SC (起始码)；第三信号检测模块24按照DMX512协议首先依次接收到11个时钟周期的SC数据。SC数据是内部数据，其内容可以根据需求扩展，本实施例中为空。当第三信号检测模块24检测到SC (起始码)后，也即当11个时钟周期过去以后，向状态控制模块25输出第三控制信号，使状态控制模块25控制数据解码模块26 (见图2，稍后描述)开始工作。系统时钟切换到250 kHz(频率)，值得一提的是，每当SC信号结束的时候，状态控制模块25控制第一地址寄存器21进行复位至第一个地址单元。上述解码单元2还包括数据解码模块26，数据解码模块26被状态控制模块25触发、并将接收的8位串行数据转换成8位并行数据；数据解码模块26内设置有8位第一 D触发器261和第一有限状态机262，其中8位第一 D触发器261其实就是8个D触发器，本实施例中的8个D触发器为边沿触发，分别用于锁存8位并行数据。当状态控制模块25接收到第三控制信号时，数据解码模块26被状态控制模块25触发而开始工作，在250 kHz系统时钟的驱动下，按照每一帧11个时钟为一个循环的方式进行解码工作，对于其中一帧数据，首先确认第I位的起始位，然后依次采样8个数据位的数据，并将其依次存入8位第一 D触发器261中。解码单元2还包括第一地址控制模块27和写控制模块28，其中，第一地址控制模块27被第一有限状态机262触发并控制第一地址寄存器21，写控制模块28被第一有限状态机262触发并产生将8位第一 D触发器中存储的内容写入RAM中的写信号；具体来讲，当停止位的2个时钟的高电平来临时，第一有限状态机262触发写控制模块28产生写信号，将8位第一 D触发器261中的内容写入RAM中，并使第一地址寄存器21加1，等下一轮11个时钟的一帧数据来临的时候，重复上述工作。值得一提的是，对第一帧数据进行解码时，使第一地址寄存器中的内容为RAM中第一个存储单元的地址，解码后的数据(8位并行数据)存储到第一个存储单元中。值得一提的是，本实施例中，RAM5为512*8位，每个存储单元存储8位数据，共计512个地址，9位地址线。RAM5正好可以存储一个数据包，即512个数据帧的数据，这些数据也就对应着一条柔性LED灯带上面所有灯珠的显示数据。图3为本实施例中编码单元的结构示意图，图3中，编码单元3还包括第二有限状态机32、信号发送模块33、数据发送模块34、第二地址控制模块35、读控制模块36和8位第二 D触发器37 ;其中，第二有限状态机32用于对解码单元2的状态进行控制，信号发送模块33接收用于使第二地址寄存器31进行复位的复位信号或用于使柔性LED驱动器同步的同步信号并对其编码后进行发送；数据发送模块34用于将8位并行数据进行编码并进行串行发送，数据发送模块3·4内设有状态控制单元341。读控制模块36被状态控制单元341触发、并产生读取RAM中其地址为第二地址寄存器中的地址的存储单元内容的读信号；8位第二 D触发器37用于将存储单元内容进行锁存，8位第二 D触发器37其实就是8个D触发器，本实施例中D触发器为边沿触发。第二地址控制模块35被状态控制单元341触发、并对第二地址寄存器31进行控制。具体来讲，第二有限状态机32包括4个状态，这4个状态分别是复位、延迟、同步和发送状态，系统开始工作的时候，首先处于复位状态，复位状态结束后，第二有限状态机32切换到延迟状态，按照系统要求，延迟时间为1ms。延迟状态结束后是同步状态，同步状态结束后，切换到发送状态，发送状态持续3s后，切换到复位状态。当第二有限状态机32处于复位状态时，第二有限状态机32对第二地址寄存器31进行复位操作，使第二地址寄存器31中的地址切换到0，同时信号发送模块33开始工作，按照第二协议(高速的串口协议)要求，复位帧为19个数据，这19个数据采用曼彻斯特编码的方式进行发送。信号发送模块33利用2M时钟对这19个数据进行曼彻斯特编码，信号从高到低跳变表示"1"，从低到高跳变表示〃0〃，信号发送模块33按照IM的速度进行发送。当第二有限状态机32处于延迟状态时，信号发送模块33开始工作对外维持电平不变，计时Ims后，第二有限状态机32切换到同步状态。当第二有限状态机32处于同步状态时，信号发送模块33开始工作，按照第二协议(高速的串口协议)要求，同步帧为30个数据，这30个数据采用曼彻斯特编码的方式进行发送。信号发送模块33利用2M时钟对这30个数据进行曼彻斯特编码，信号从高到低跳变表示"1"，从低到高跳变表示"0"，信号发送模块33按照IM的速度进行发送。当本实施例中的上述数据转换装置连接显示驱动芯片(图3未示出)时，在发送同步帧后必须延时一段时间切换到发送状态，这样做是为了每个显示驱动芯片都能准确检测到通讯的波特率，延时时间(us)大于(连接芯片数+通讯波率(MHz) X30)。本实施例中，编码单元3与用于驱动柔性LED的显示驱动单元(即显示驱动芯片)连接(图3未示出)，上述信号发送模块33将信号发送至显示驱动芯片，如果有η个显示驱动芯片来驱动LED灯带，则其中I个显示驱动芯片与数据转换装置连接，其余显示驱动芯片依次串联。值得一提的是，在显示驱动芯片上电后必须先发一次同步帧，以便显示驱动芯片检测通讯的波特率。在发送若干帧数据后，重新发送一次复位帧，等待Ims之后，再发送一次同步帧，以便显示驱动芯片消除积累误差，同一帧数据发送过程中，必须连续发送，中间不能有中断，发送频率也不能改变。上述显示驱动芯片可以为TLS3001芯片，也可以是其他与TLS3001芯片具有相似功能的芯片。当第二有限状态机32处于发送状态时，数据发送模块34开始工作，数据发送模块34在第二有限状态机32的控制下工作。 上述并行数据采用曼彻斯特编码的方式进行发送。数据帧格式为:15个〃Γ+0010 (数据头)+第一个显示驱动芯片39bit数据+第二个显示驱动芯片39bit数据+……+第η个显示驱动芯39bit数据。数据发送模块34利用2M时钟对上述数据帧的数据进行曼彻斯特编码，信号从高到低跳变表示〃1〃，从低到高跳变表示〃0〃，数据发送模块34按照IM的速度进行发送。数据发送模块34发送一个显示驱动芯片的39bit数据，其实就是3个柔性LED灯的显示数据，需要分三次进行，每次需要发送8位的有效数据。每当数据发送模块34准备发送一个8位有效数据前，状态控制单元341控制产生读信号和读占用信号，并产生写入8位第二 D触发器37的写信号进而读取RAM中相应存储单元的数据到8位第二 D触发器37中。每当数据发送模块34完成8位有效数据发送的时候，需要对读取RAM数据的第二地址寄存器31进行加I处理，准备下次读出显示数据。值得一提的是，8位有效数据之前有I个标识位“0”，8位有效数据之后为“0000 ”，也即一个输出端口有12位数据，但只有8位是有效数据。本实施例还涉及一种调光系统，图4是该调光系统的结构示意图。图4中，该调光系统包括调光台01、数据转换装置02和调光器03 ;其中，数据转换装置02与调光台01连接，调光器03与数据转换装置02连接；调光器03内设有显示驱动单元031，显示驱动单元031为本实施例中上述显示驱动单元；数据转换装置02为本实施例中的上述柔性LED驱动器的数据转换装置。显示驱动单元031可以是TLS3001芯片，TLS3001通常会采用曼彻斯特编码的串口协议进行通讯。显示驱动单元031也可以是其他与TLS3001芯片具有相似功能的芯片。总之，在本实施例中，该数据转换装置接收到的是标准的DMX512协议，而输出则是要驱动采用了曼彻斯特编码的串口协议的TLS3001芯片。由于上述两种协议在速度上不同步，协议格式上也有很大区别，数据转换装置采用了带有内置RAM的异步读写转换方案，发给TLS3001芯片的是串行的曼彻斯特编码的数据流，数据转换装置内部设有一个编码单元3。编码单元3需要向RAM发起读请求信号，把需要编码的数据从RAM中读取出来进行编码。根据曼彻斯特编码的特点，需要连续不间断发送数据，因此读请求信号也是要求不能被耽搁，所以在数据转换装置内部设置了一个RAM冲突仲裁控制单元4，用来调控编码单元3和解码单元2对RAM的异步读写请求之间的冲突，其原则是编码单元3的读信号优先处理，不能被耽搁。根据DMX512协议，首先要先发送break信号，之后是MAB信号，然后是SC信号，在解码单元2中，首先设计三个检测模块(第一信号检测模块22、第二信号检测模块23和第三信号检测模块24)，分别是对DMX512信号线进行检测得到上述三个信号(break信号、MAB信号和SC信号)。当第一信号检测模块22收到break信号后，向状态控制模块25输出第一控制信号；当状态控制模块25收到第一控制信号后，第二信号检测模块23被状态控制模块25触发并开始工作，第二信号检测模块23收到MAB信号后，向状态控制模块25输出第二控制信号；当状态控制模块25收到第二控制信号后，第三信号检测模块24被状态控制模块25触发并开始工作，第三信号检测模块24收到SC信号后，向状态控制模块25输出第三控制信号，使状态控制模块25控制数据解码模块26开始工作。每当SC信号结束的时候，把第一地址寄存器复位到第一个地址单元。解码单元中的数据解码模块是根据DMX512协议，按照每帧8个数据的方式以帧为单位进行解码。同时，状态控制模块负责控制数据解码模块的初始状态，通知其何时开始解码计算。每当数据解码模块完成一帧8个数据的解码，第一有限状态机控制数据解码模块把这8个数据写入RAM，并自动对第一地址寄存器地址进行加I运算。TLS3001芯片接收的数据分为同步帧、复位帧和数据帧三种。本实施例中，要求TLS3001芯片上电以后发送复位帧并延时，每次发送一条LED灯带的数据前，要求发送同步帧并延时，每3秒钟要求重新发送复位帧。利用内置第二有限状态机对解码单元的状态进行控制，切换发送同步帧、复位帧和数据帧。同步帧和复位帧不需要专门读取外部数据，而数据帧发射器内部有状态控制单元控制数据帧读取外部数据，并把8位的外部并行数据拆分根据曼彻斯特编码的规则逐一发送出去。
该数据转换装置能够接收舞台灯光控制领域的标准DMIX512协议，对其进行解码、校验、存储，并能够把传出的数据进行曼彻斯特编码，按照高速串口协议发送。对本文的数据转换装置进行了仿真，其功能正确，并用EP4CE15F17C8N型号的FPGA (FieldProgrammable Gate Array,现场可编程门阵列)实现了该数据转换装置,经过实际测试,功能正确，速度达到了协议的最高要求。将该数据转换装置安装在柔性LED灯带的端口上就可以大大延长走线距离，解决柔性LED应用的困难。该数据转换装置可以广泛地用于各种长距离传输的LED显示系统，尤其是柔性LED显示灯带的驱动器协议转换，现实应用意义很大。以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
权利要求1.一种柔性LED驱动器的数据转换装置，其特征在于，包括用于将差分信号转换为符合第一协议的串行数据信号的信号处理单元，与所述信号处理单元连接、用于将所述串行数据信号转换为并行数据信号的解码单元，用于将所述并行数据信号进行存储的RAM，用于读取所述RAM中存储的并行数据信号、并将所述并行数据信号转换为符合第二协议的串行数据信号的编码单元；所述解码单元与所述编码单元中分别设有用于存放所述RAM中存储单元的地址的第一地址寄存器和第二地址寄存器，所述数据转换装置设置在FPGA内。
2.根据权利要求1所述的柔性LED驱动器的数据转换装置，其特征在于，还包括分别与所述解码单元和编码单元连接的、用于处理所述编码单元和解码单元异步读写操作冲突的RAM冲突仲裁控制单元。
3.根据权利要求2所述的柔性LED驱动器的数据转换装置，其特征在于，所述解码单元还包括第一信号检测模块、第二信号检测模块、第三信号检测模块和状态控制模块；所述第一信号检测模块检测到所述信号处理单元输出的设定低电平信号时向所述状态控制模块输出第一控制信号；所述第二信号检测模块在所述状态控制模块接收到所述第一控制信号时被所述状态控制模块触发、并在检测到所述信号处理单元输出的设定高电平信号时向所述状态控制模块输出第二控制信号；所述第三信号检测模块在所述状态控制模块接收到第二控制信号时被所述状态控制模块触发、并在检测到所述信号处理单元输出的设定内部数据信号时向状态控制模块输出第三控制信号。
4.根据权利要求3所述的柔性LED驱动器的数据转换装置，其特征在于，所述解码单元还包括被所述状态控制模块触发、并将接收的8位串行数据转换成8位并行数据的数据解码模块；所述数据解码模块内设置有分别用于锁存所述8位并行数据的8位第一 D触发器和第一有限状态机。
5.根据权利要求4所述的柔性LED驱动器的数据转换装置，其特征在于，所述解码单元还包括被所述第一有限状态机触发并控制所述第一地址寄存器的第一地址控制模块、被所述第一有限状态机触发并产生将所述8位第一 D触发器中存储的内容写入所述RAM中的写信号的写控制模块。
6.根据权利要求5所述的柔性LED驱动器的数据转换装置，其特征在于，所述编码单元还包括用于对所述解码单元的状态进行控制的第二有限状态机，接收用于使所述第二地址寄存器进行复位的复位信号或用于使所述柔性LED驱动器同步的同步信号并对其编码后进行发送的信号发送模块。
7.根据权利要求6所述的柔性LED驱动器的数据转换装置，其特征在于，所述编码单元还包括用于将所述8位并行数据进行编码并进行串行发送的数据发送模块；所述数据发送模块内设有状态控制单元。
8.根据权利要求7所述的柔性LED驱动器的数据转换装置，其特征在于，所述编码单元还包括被所述状态控制单元触发、并产生读取RAM中其地址为所述第二地址寄存器中的地址的存储单元内容的读信号的读控制模块；用于将所述存储单元内容进行锁存的8位第二 D触发器；被所述状态控制单元触发、并对所述第二地址寄存器进行控制的第二地址控制丰吴块。
9.根据权利要求8所述的柔性LED驱动器的数据转换装置，其特征在于，所述编码单元与用于驱动柔性LED的显示驱动单元连接。
10.一种调光系统，其特征在于，包括调光台、与所述调光台连接的数据转换装置以及与所述数据转换装置连接的调光器；所述调光器内设有如权利要求9所述的显示驱动单元；所述数据转换装置为权 利要求1至9所述的任一柔性LED驱动器的数据转换装置。
专利摘要本实用新型涉及一种柔性LED驱动器的数据转换装置，包括用于将差分信号转换为符合第一协议的串行数据信号的信号处理单元，与所述信号处理单元连接、用于将所述串行数据信号转换为并行数据信号的解码单元，用于将所述并行数据信号进行存储的RAM，用于读取所述RAM中存储的并行数据信号、并将所述并行数据信号转换为符合第二协议的串行数据信号的编码单元；所述解码单元与所述编码单元中分别设有用于存放所述RAM中存储单元的地址的第一地址寄存器和第二地址寄存器。本实用新型还涉及一种调光系统。实施本实用新型的柔性LED驱动器的数据转换装置及调光系统，具有以下有益效果走线距离较长、使柔性LED应用灵活。
文档编号H05B37/02GK203120211SQ20122046996
公开日2013年8月7日 申请日期2012年9月14日 优先权日2012年9月14日
发明者赵杰, 余菲, 王静霞, 刘俐 申请人:深圳职业技术学院