专利名称：一种绝缘体上硅的电学参数的表征方法
技术领域：
本发明涉及一种绝缘体上硅(SOI)的电学参数的表征方法，更确切地说是用赝MOS测试系统表征薄型或超薄型顶层硅的SOI材料的电学参数的方法。属于硅基集成光电子器件的一种表征方法。
背景技术：
绝缘体上的硅(SOI)电路具有高速，低功率，抗辐照等优点，在航空航天，军工电子，便携式通讯等方面具有重要的应用背景，被认为是二十一世纪的硅集成电路技术，倍受人们重视(J.P.Colige，Silicon on InsulatorTechnology，Material to VLSI，Kulwer Academic Publication 1991)。该材料以其独特的体硅-绝缘层-单晶硅薄膜的多层复合结构，已经成为硅技术领域内至关重要的部分，得到了广泛的应用。
但是，由于SOI材料是由两种不同的物质——硅和绝缘层(通常是二氧化硅)组成，并且存在两个Si/SiO2界面，是多层异质结构，不同于传统的均质体材料，所以用于传统体硅以及其他半导体材料的很多表征方法，不再适用于SOI材料。材料的基本信息，尤其是电学信息的不确定，在一定程度上限制了其在相关领域的进一步应用。所以，SOI材料的电学表征工作，是SOI技术的重要组成部分。SOITEC公司Sorin等人针对以Smart-Cut为主的SOI材料电学表征作了很多工作，并建立起了一系列SOI材料的表征方法(Sorin Cristoloveanu and Sheng S.Li，Electrical characterization ofSilicon-On-Insulator Materials and Devices，Kluwer Academic Publication1995)。近些年来随着集成电路的发展，对于薄型和超薄型顶层硅SOI材料的需求越来越广泛。SIMOX(Separation IMplantation OXide隔离氧注入)方法以其工艺简单，可重复性好，形成SOI厚度均匀等优点，成为制备薄型和超薄SOI材料的主流技术之一。但是，先前发展起来的研究手段主要关注厚(＞1μm)顶层硅的表征工作，并不能完全移植到到现有的薄型以及超薄型顶层硅的工作中来。因此就需要改进原有的模型以适应薄型以及超薄顶层硅的SOI材料。
发明内容
本发明提供一种薄型或超薄型顶层硅的SOI的电学参数表征方法。
具体表征步骤是1)首先，将待测SOI样品的顶层硅用ICP刻蚀的方法，把顶层硅刻蚀出独立的硅岛，并保持一定的距离，而埋层氧化物(Buried oxide)保持完整；2)将步骤1)所得的SOI圆片置于导电样品台上，双探针压在硅岛的中央部分，两探针相距一定距离，从双探针以及导电样品台上引出三个端口，连结到半导体I-V参数测试仪上，组成一个类MOS结构的测试系统；在上述三个端口中，从SOI圆片上引出的端口1接地，另一个端口2接高电位或低电位，在顶层硅中建立电场，载流子在电场作用下在顶层硅中发生迁移形成电流；在导电样品台上的端口3上施加电压VG，以控制顶层硅中载流子浓度分布，从而能达到类似于MOSFET的电压控制模式；3)扫描导电样品台上的端口3的电压，测出SOI顶层硅上1、2两个端口之间的电流，从而得到一组ID-VG曲线；4)在ID-VG曲线上读出亚阈值斜率S和平带电压VFB值，利用公式(1)、(2)和(3)方便计算出BOX层的界面态密度和电荷密度。
VFB=kTqln(ND(A)ni)-QOXCOX----(1)]]>
式中ND(A)为顶层硅的施主(受主)载流子密度，ni为本征载流子密度，Qox为埋层氧化物(BOX)的固定电荷密度，Cox为BOX的单位电容，q为电子电量，k为波尔兹曼常数，T为用开氏温标表示的室温。(SorinCristoloveanu and Sheng S.Li，“Electrical characterization ofSilicon-On-Insulator Materials and Devices”，Kluwer Academic Publication1995)由此，从ID～VG曲线的积累区中读出平带电压，在已知SOI顶层硅掺杂浓度的情况下，即可计算出BOX的电荷密度。
在弱反应区，ID～VG曲线可以近似地表示成如下公式ID=I0exp(VGS)----(2)]]>式中S是亚阈值斜率S=kTq(1+CSi+qDitCox)----(3)]]>CSi为顶层硅的单位电容，从ID(VG)曲线中读出亚阈值斜率后，可以很容易的利用公式(3)计算出SOI材料BOX的界面态密度Dit。
所述顶层硅的独立硅岛为多边形或圆形，多边形最小边长或圆形直径不小于2mm，最大边长或圆形直径不超过1cm；所述的独立硅岛之间的间隔为1-20mm；所述的导电样品台台面材料为铝、铜、金、铂或它们的合金；所述的双探针材料为Wc或高速钢，探针间距不大于多边形硅岛的最大边长或圆形硅岛的直径；所述的测试系统和MOSFET相类似，端口3相当于栅，端口1、端口2分别相当于源和漏，因此可将I-V曲线看作MOSFET中的转移特性曲线ID(VG)。
综上所述，本发明提供的电参数测试表征方法，避免了背景技术中介绍的Sorin方法，校准结构因子这一繁琐步骤，只用一条亚阈曲线就可以便捷的表征出SOI材料BOX层的界面态密度和电荷密度，大大简化了实验步骤，提高了表征效率。这一表征方法的建立，对于目前开展的SOI材料制备工艺和应用技术研究具有很深远的意义。可作为SOI材料规模生产的在线表征方法，具有简单、可行、低成本，测试过程迅速等优点。
图1赝MOS表征系统示意2利用图1所示的测试系统测出的亚阈曲线图3利用本发明提供的方法测试材料辐照后电学参数变化的表征示例具体实施方式
下列实施例将有助于理解本发明，但并不限制本发明的内容。
实施例1(参阅图1)1.先采用ICP刻蚀的方法，把SOI圆片的顶层硅刻成5mm×5mm的方形结构，间距2mm，BOX保持完好。
2.然后将圆片置于导电样品台上，方形硅岛的中央部分压紧双探针，两探针相距3mm。从双探针以及导电样品台上引出三个端口，连结在HP4155半导体参数测试仪上。样品台表面材料为Al、Cu、Pt、Au或它们的合金中一种；探头为WC或高速钢。
3.将端口①接地，端口②接Vd＝0.2V，端口③接扫描电压VG。同时记录VG和端口②电流ID的值。
4.在图2所示的ID-VG曲线上读出S＝0.187和VFB＝-1.7V的值，利用公式(1)、(3)计算出BOX层的界面态密度Dit＝5.05×1011cm-2eV-1和电荷密度Not＝Qox/q＝2.3×1011cm-2，得到本方法全部表征结果。
实施例2利用本发明提供的方法可以方便地表征SOI圆片经X射线辐照后的BOX界面态密度和电荷密度变化的情况。具体是在顶层硅上施加-15V的偏压，测试参数Vd＝0.5V。从图3中可以看出，经100keV辐照后，并未发生明显变化；经200，300krad(Si)辐照后，亚阈值斜率和平带电压都发生了变化。经测量，电荷密度Not从原来的2.0×1011cm-2增大为2.4×1012cm-2和3.7×1012cm-2，界面态密度Dit从原来的1.6×1011cm-2eV-1增大到1.6×1012cm-2eV-1和3.0×1012cm-2eV-1。因此可以由此利用上述方法，表征出BOX界面态密度和电荷密度的变化。
权利要求
1.一种绝缘体上的硅的电学参数的表征方法，其特征在于(a)首先，将待测的绝缘层上硅材料的顶层硅刻蚀出独立的硅岛，埋层氧化物保持完整；(b)将步骤(a)所得的绝缘上层硅材料置于导电样品台上，相距一定距离的双探针压在硅岛的中央部分，从双探针端口(1)、(2)和导电样品台上端口(3)，连结到半导体I-V参数测试仪，组成一个类MOS结构的测试系统；(c)扫描导电端口(3)电压，测出绝缘层上硅材料顶层硅上端口(1)和端口(2)间的电流，得到一组ID-VG曲线；(d)在ID-VG曲线上读出亚阈值斜率S和平带电压VFB，利用公式方便计算出埋层氧化物的电荷密度和界面态密度。
2.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于所述的顶层硅刻蚀出独立的硅岛为多边形或圆形，多边形的最小边长或圆形的直径不小于2mm，多边形的最大边长或圆形的直径不超过1cm。
3.按权利要求1或2所述的绝缘体上的硅的电学参数的表征方法，其特征在于所述独立的硅岛是用ICP方法刻蚀的。
4.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于独立硅岛之间的间隔为1-20mm。
5.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于所述的制成双探针材料为WC或高速钢，探针间距不大于硅岛的最大边长或圆形硅岛的直径。
6.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于所述的半导体I-V参数测试仪为带有源监控单元的测试仪。
7.按权利要求1或6所述的绝缘体上的硅的电学参数的表征方法，其特征在于半导体测试仪型号为HP4155。
8.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于端口3相当于栅，端口1和2分别相当于源和漏。
9.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于界面态密度Dit计算公式为S=kTq(1+CSi+qDitCox)]]>式中S亚阈值斜率k玻尔兹曼常数q电子电量Csi顶层硅的单位电容Cox为埋层氧化物BOX的单位电容T开氏温标表示的室温。
10.按权利要求1所述的绝缘体上的硅的电学参数的表征方法，其特征在于从平带电压VFB计算出埋层氧化物的电荷密度计算公式为VFB=kTqln(ND(A)ni)-QOXCOX]]>式中VFB平带电压k玻尔兹曼常数q电子电量T开氏温标表示的室温ni本征载流子密度Cox埋层氧化物BOX的单位电容，Qox埋层氧化物固定电荷密度ND(A)顶层硅中的施主或受主载流子密度。
全文摘要
本发明提供一种绝缘体上硅(SOI)的电学参数的表征方法，属于微电子与固体电子学、硅基集成光电子器件材料的一种表征方法。其特征在于所述的方法以四探针测试平台为基础，附加导电样品台，搭建起一套赝MOS(Metal－Oxide－Semiconductor金属－氧化物－半导体)系统，采用类似于MOSFET的分析手段表征绝缘体上的硅材料的埋层氧化物电荷密度，界面态密度等电学参数。具有简便易行、成本低、测试过程迅速等优点，可以作为SOI材料规模化生产的在线表征方法。
文档编号G01R31/26GK1687800SQ20051002513
公开日2005年10月26日 申请日期2005年4月15日 优先权日2005年4月15日
发明者孙佳胤, 张正选, 王曦, 林成鲁, 陈静, 张恩霞 申请人:中国科学院上海微系统与信息技术研究所