专利名称：辐射检测装置及方法
技术领域：
本发明涉及集成电路；本发明尤其涉及对集成电路内的软差错的检测。
背景现今需要昂贵的辐射检测器来检测环境辐射。这些辐射检测器使用盖革-弥勒(Geiger-Mueller)管来构造。这些管子易碎，也很容易坏。此外，这些辐射检测器相对较大且消耗大量的功率。所以这些检测器不便携带。
在集成电路(IC)领域，晶体管具有亚微米范围的大小。这些小型晶体管对宇宙(中子)和α粒子轰击更为敏感。因此，粒子击中其上制造有晶体管的硅就会完全改变晶体管的状态。例如，持有0值的锁存器可能会变成1值。此种现象被称为软差错。
附图简述从如下将给出的对本发明各实施例的详细描述及附图中就能全面地理解本发明。然而附图并不旨在将本发明限于具体实施例，而仅用于解释和理解。
图1示出了计算机系统的一个实施例；图2示出了辐射检测器的一个实施例；图3示出了典型α轰击的一个实施例的曲线图；以及图4示出了典型的中子轰击的一个实施例的曲线图。
详细描述如下将描述一种用于检测辐射的机制。在说明书中对“一个实施例”或“一实施例”的参考指的是结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例内。在本说明书各处出现的短语“在一个实施例中”无需都指代同一实施例。
在随后的描述中，将阐明多个细节。然而本领域的普通技术人员显而易见的是无需这些具体细节也能实现本发明。在其他实例中，公知的结构和设备以框图形式示出而非详细示出以免淡化本发明的主旨。
图1是计算机系统100的一个实施例的框图。计算机系统100包括耦合至总线105的中央处理单元(CPU)102。在一个实施例中，CPU 102是可以从加利福尼亚州圣克拉拉市的Intel公司购买的Pentium处理器系列的处理器，包括PentiumII处理器系列、PentiumIII处理器和PentiumIV处理器。另外也可使用其它的CPU。
根据一个实施例，总线105是与芯片组107的存储器控制集线器(MCH)110组件进行通信的前侧总线(FSB)。MCH 110包括耦合至主系统存储器115的存储器控制器112。主系统存储器115存储数据、指令序列以及由数据信号表示并可由CPU 102或包括在系统100内的任何其他设备执行的代码。在一个实施例中，主系统存储器115包括动态随机存取存储器(DRAM)；然而也可使用其他类型的存储器来实现主系统存储器115。
根据一个实施例，MCH 110经由集线器接口与输入/输出控制集线器(ICH)140相耦合。ICH 140提供了与计算机系统100内的输入/输出(I/O)设备的接口。例如，ICH 140可以耦合至检测器150。在一个实施例中，检测器150可以经由串行链接与ICH 140相耦合。然而本领域普通技术人员应该认识到也可使用其他链接(例如，光学、倒装芯片、管芯堆叠等)。
根据一个实施例，检测器150检测计算机系统100可能导致在计算机系统100内的IC处的软差错的辐射条件。更具体地，检测器150可以检测各种辐射级别(例如，α、中子和γ粒子类型)。图2示出了检测器150的一个实施例的框图。
参见图2，检测器150包括逻辑阵列210和220。在一个实施例中，逻辑阵列210和220被设计成具备一有效软差错率(SER)。一般现代的半导体结构被设计成对SER不敏感。于是，使用精密设计技术来吸收随机的α粒子或中子轰击而不翻转逻辑状态或存储器状态。然而，对检测器150所做的则恰好相反。逻辑阵列210和220在α和中子粒子分别轰击扩散区的情况下会改变状态。
α和中子轰击在半导体中具有不同的能量传递图。通过将逻辑210和220设计成对一种类型的轰击更敏感而对另一种正好相反，使得逻辑210和220能够利用这些分离的图。图3示出了用于α轰击的能量图的一个实施例的曲线图，而图4则示出了用于典型的中子轰击的能量图的一个实施例的曲线图。
因为两个逻辑阵列210和220都对某种特定类型的轰击更为敏感，所以检测器150可以检测变化量的α或中子辐射，由此不仅能警告辐射源的相对强度还能警告其类型。在一个实施例中，诸如阵列210和220等SER敏感部分具有大面积暴露在外的扩散区但电容却很低。在另一个实施例中，阵列210和220包括驱动强度不对称以便进一步经受α或中子轰击并更有可能从给定的带种子(seeded)的逻辑状态翻转至其相反状态的反相器和锁存器。
在一个可选实施例中，一种形式的DRAM单元是用于辐射和SER检测的良好候选。因此，逻辑阵列210和220也可以被实现为存储器阵列。另外，逻辑阵列210和220可包括少量晶体管。因为仅需要寄生的扩散电容，所以无需特殊的沟槽，并且刷新速率受到控制以用作对α或中子轰击速率的敏感度控制(该单元在被刷新时能忍受一次轰击)。在另一个实施例中，已知的固定模式被写入阵列中。
检测器150还包括SER不敏感组件。这些组件包括输入/输出(I/O)逻辑240、定时器/控制250、控制逻辑260、只读存储器(ROM)270、随机存取存储器(RAM)275和非易失性存储器280。在一个实施例中，SER不敏感部分的管芯上屏蔽能限制α轰击，而用于非SER敏感区的精密逻辑设计能够将α和中子的干扰限制在控制部分。
检测器150内还包括I/O逻辑。I/O逻辑用于接收输入数据并发送输出数据。例如，输入可以包括开/关输入以及只会改变读取阵列的采样速率或逻辑阵列的刷新速率的敏感度选择器。类似地，输出可以包括已调音调或LED/LCD显示器以显示某些相对剂量率。
定时器/控制250控制检验逻辑阵列210和220的速率。控制逻辑260被实现为分析逻辑阵列210和220及确定这些阵列是否已暴露在辐射中。根据一个实施例，控制逻辑260如上所述地在以由其本身确定的时间间隔检验逻辑阵列210和220。一旦进行检验，控制逻辑260就把最近读取的已知值与先前存储的值相比较并确定是否存在匹配。
对于存储器阵列的实施例来说，如果已知值和检验值之间不匹配，就检测到缺陷位值的时变水平。缺陷位值的时变水平与辐射干扰水平成正比。类似地，对于逻辑块，创建具有固定输入的高密度逻辑结构。因为该结构的设计是已知的，所以组合输出也是已知的。通过周期性地读取该结构的输出级，就能检测由辐射诱发的干扰所引起的缺陷的时变水平。
根据一个实施例，控制逻辑260可被实现为CPU。而在其它实施例中，因为控制逻辑260无需非常快速地工作，所以控制逻辑260可被实现为功率极低且很小的晶体管微控制器。ROM 270存储简单的操作系统和常量。此外，RAM 275用于干扰速率的计算。
非易失性存储器280存储预期的SER阵列签名以及校准结果。例如，在使用检测器150之前，将其暴露于已知速率的干扰源并测量该已知速率的干扰源。作为响应，检测击中量，并且将其作为常量保存在检测器150内。设备150在最终系统的汇编/测试时可以通过已知的α和中子源来校准。
在一个实施例中，使用标准的CMOS制造技术来制造检测器150内的电子部分。使用标准CMOS逻辑工艺的一方面优势是逻辑或存储器的SER敏感阵列可以在制造时映射缺陷，且这些制造故障作为忽略区或作为正确背景签名被存储在NV存储器内。因此，器件的制造成品率相比于普通半导体产品要高得多，从而使器件的成本降低得比普通器件更多。SER敏感阵列部分无需额外的差错纠正电路。
虽然检测器150被描述为计算机系统100内的单独器件，但是辐射检测技术的全部功能都可集成到CPU 102、芯片组107或计算机系统100内的任何其他半导体器件中。在这一实施例中，辐射敏感逻辑阵列和/或存储器阵列可以是以单管芯或堆叠管芯技术使用辐射不敏感控制器逻辑的更大管芯或系统的一部分。
此外，检测器150可以被实现为与计算机系统分离的独立辐射检测器。这一器件小而轻，并以一节或两节AA电池工作，并且由于控制器逻辑在大部分时间内不活动而其他SER部分则可以是静态且不计时，因而能够延长电池的储存寿命。
通过使用在此描述的固态方法，就能克服上述辐射检测器中的所有限制。能够在各种敏感性和特征设置下以现有模型十分之一的价格生产固态辐射检测器。这些固态版本的低成本使得大量的人群而不仅仅是科学家可以使用这些系统。每一个警察队、消防队和急救队都可以装备(或穿戴)这一器件。普通房主也可以检查地下室和其他结构内的氡含量。
此外，SER应用SER帮助验证设备应该在何时并如何从一SER事件中纠正有故障的数据。这一特征有助于确定何时从一SER事件中适度地恢复无法在板上纠正的数据。
虽然本发明的变化和修改在本领域普通技术人员阅读了前述说明之后无疑将变得显而易见，但应该理解以示例方式示出并描述的任何具体实施例决不意欲限制本发明。因此对各实施例的细节的参考并不限制权利要求书的范围，权利要求书本身仅叙述了被认为是本发明的那些特征。
权利要求
1.一种装置，包括第一集成电路(IC)；以及第二IC，所述第二IC具有软差错率(SER)不敏感组件；以及SER组件，所述SER组件用于检测会导致所述第一IC的逻辑处的软差错的辐射。
2.如权利要求1所述的装置，其特征在于，所述SER组件包括第一逻辑阵列；以及第二逻辑阵列，所述第一和第二逻辑阵列被设计成具备一有效SER。
3.如权利要求2所述的装置，其特征在于，所述第一逻辑阵列对第一类粒子轰击敏感，而所述第二逻辑阵列对第二类粒子轰击敏感。
4.如权利要求3所述的装置，其特征在于，所述第一类粒子轰击是α轰击，而所述第二类粒子轰击是中子轰击。
5.如权利要求2所述的装置，其特征在于，所述第一和第二逻辑阵列包括驱动强度不对称的反相器和锁存器。
6.如权利要求1所述的装置，其特征在于，所述SER组件包括第一存储器阵列；以及第二存储器阵列，所述第一和第二存储器阵列被设计成具备一有效SER。
7.如权利要求6所述的装置，其特征在于，所述第一存储器阵列对α粒子轰击敏感，而所述第二存储器阵列对中子粒子轰击敏感。
8.如权利要求7所述的装置，其特征在于，所述第一和第二存储器阵列的刷新速率受到控制以用作对α和中子轰击的敏感度控制。
9.如权利要求6所述的装置，其特征在于，所述SER不敏感组件包括用于控制检验所述第一和第二存储器阵列的速率的定时器；以及用于分析所述第一和第二存储器阵列以确定所述第一和第二存储器阵列是否已暴露在辐射中的控制逻辑。
10.如权利要求9所述的装置，其特征在于，所述SER不敏感组件还包括输入/输出逻辑；随机存取存储器(RAM)；只读存储器(ROM)；以及非易失性存储器。
11.一种方法，包括检验具有高软差错率(SER)的存储器阵列的内容以确定其上构造有所述存储器阵列的集成电路是否已暴露在辐射中。
12.如权利要求11所述的方法，其特征在于，以预定的时间间隔来检验所述存储器阵列。
13.如权利要求11所述的方法，其特征在于，还包括将从所述存储器阵列中读取的值与先前存储在所述存储器阵列内的已知值进行比较。
14.一种辐射检测器，包括集成电路(IC)，所述集成电路(IC)具有具有高软差错率(SER)以检测辐射的一个或多个逻辑组件；以及用于分析从所述一个或多个逻辑组件中接收的数据的一个或多个SER不敏感组件。
15.如权利要求14所述的辐射检测器，其特征在于，所述一个或多个逻辑组件包括第一存储器阵列；以及第二存储器阵列。
16.如权利要求15所述的辐射检测器，其特征在于，所述第一存储器阵列对α粒子轰击敏感，而所述第二存储器阵列对中子粒子轰击敏感。
17.如权利要求16所述的辐射检测器，其特征在于，所述第一和第二存储器阵列的刷新速率受到控制以用作对α和中子轰击的敏感度控制。
18.如权利要求14所述的辐射检测器，其特征在于，所述一个或多个SER不敏感组件包括用于控制检验所述第一和第二存储器阵列的速率的定时器；以及用于分析所述第一和第二存储器阵列以确定所述第一和第二存储器阵列是否已暴露在辐射中的控制逻辑。
19.如权利要求18所述的辐射检测器，其特征在于，所述SER不敏感组件还包括输入/输出逻辑；随机存取存储器(RAM)；只读存储器(ROM)；以及非易失性存储器。
20.一种计算机系统，包括中央处理单元(CPU)；以及耦合至所述CPU的辐射检测器，用于检测可能会导致所述CPU的逻辑处的软差错的辐射。
21.如权利要求20所述的计算机系统，其特征在于，所述辐射检测器包括第一逻辑阵列；以及第二逻辑阵列，所述第一和第二逻辑阵列被设计成具备一有效SER。
22.如权利要求21所述的计算机系统，其特征在于，所述第一逻辑阵列对第一类粒子轰击敏感，而所述第二逻辑阵列对第二类粒子轰击敏感。
23.如权利要求22所述的计算机系统，其特征在于，所述第一类粒子轰击是α轰击，而所述第二类粒子轰击是中子轰击。
24.如权利要求22所述的计算机系统，其特征在于，所述第一和第二逻辑阵列包括驱动强度不对称的反相器和锁存器。
25.如权利要求21所述的计算机系统，其特征在于，所述辐射检测器还包括用于控制检验所述第一和第二存储器阵列的速率的定时器；以及用于分析所述第一和第二存储器阵列以确定所述第一和第二存储器阵列是否已暴露在辐射中的控制逻辑。
全文摘要
根据一实施例公开了一种装置。该计算机装置包括第一集成电路(IC)和第二IC。第二IC(150)包括软差错率(SER)不敏感组件(240至275)以及用于检测会导致第一IC的逻辑处的软差错的辐射的SER组件(210，220，230)。
文档编号G01T1/24GK101065730SQ200580021180
公开日2007年10月31日 申请日期2005年6月8日 优先权日2004年6月24日
发明者R·K·米纳米尔 申请人:英特尔公司