一种基于soc芯片的sar雷达数据加密装置及方法
【专利摘要】本发明公开了一种基于SOC芯片的SAR雷达数据加密装置及方法，该装置包括：集成FPGAIP和MCU?IP的SOC芯片；连接于FPGAIP的程序FLASH存储器；连接于MCU?IP的配置FLASH存储器；连接于FPGAIP的RS-485接收器；连接于RS-485接收器的第一RS-485接口；连接于FPGA?IP的RS-485发送器；连接于RS-485发送器的第二RS-485接口；连接于MCU?IP的RS-232收发器；以及连接于RS-232收发器的RS-232接口。本发明采用集成FPGA?IP和MCU?IP的SOC芯片，使用单芯片完成了数据加密，密钥管理和接口通信等全部工作，实现了对SAR雷达系统的成像数据进行实时加密，简化了系统复杂度，有效减少了系统开发的时间和成本。
【专利说明】—种基于SOC芯片的SAR雷达数据加密装置及方法
【技术领域】
[0001]本发明涉及雷达通信【技术领域】，尤其是一种基于SOC芯片的SAR雷达数据加密装置及方法。
【背景技术】
[0002]合成孔径雷达(Synthetic Aperture Radar,简称SAR)是一种高分辨率的二维成像雷达，能够全天候收集地表信息，并利用信号处理操作实现高分辨率成像的工具。SAR的工作方式是雷达装载于飞机或卫星上，对地面的静止目标进行成像，采用合成孔径原理提高方位向的分辨率。合成孔径雷达在自然灾害预测、军事情报侦察、地形地貌测绘、资源考察等方面发挥着重要的作用。
[0003]国际上SAR的发展趋势主要为:多目标检测显示、定位、运动和方向估计；高分辨成像和目标识别；具有穿透树林、地表的能力的超宽带SAR天线采用相控阵，多频多极化合成孔径雷达技术；高速实时数字信号处理技术。
[0004]国内，早在80年代初期，中科院电子所就研制成机载SAR，并用光学系统进行成像处理。到九十年代更进一步用数字方法实时成像。“863”计划于八十年代后期，对星载L波段合成孔径雷达立项研究，已于前几年完成样机的研制，并进行机载试飞，同时在它的推动下，许多高校如北航、南航、成电、西电等，利用从国外引进的实测数据(星载和机载的)开展了 SAR成像方法的研究。可以说，在SAR成像方面基本上跟上了国际前进的步伐。
[0005]由于SAR系统在军事应用中的极端重要性，从而使得数据的加密变得尤为重要，现阶段由于加密对算法的复杂性以及实时性有较高的需求，且SAR系统中的接收主机在雷达信号接收，成像和压缩处理过程中占用了大量硬件资源，使得最终的成像数据大都没有进行加密而直接保存在存储主机中，缺少对数据的加密保护。
[0006]而一些现有的解决方法是采用两个处理器完成全部工作，其中一个完成对数据的加密运算，而另一个完成密钥管理，接口通信等其他工作，增加了硬件复杂度和开发时间，且成本较高。因此急需开发一种简单，但满足SAR系统数据的实时性，同时加密算法有较高复杂度且具备一定接口通信能力的数据加密硬件系统。
【发明内容】
[0007](一 )要解决的技术问题
[0008]本发明的主要目的是提供一种基于SOC芯片的SAR雷达数据加密装置，以实现对SAR雷达系统的成像数据进行实时加密。
[0009]( 二 )技术方案
[0010]为达到上述目的，本发明提供了一种基于SOC芯片的SAR雷达数据加密装置，该装置包括:集成FPGA IP和MCU IP的SOC芯片；连接于FPGA IP的程序FLASH存储器；连接于MCU IP的配置FLASH存储器；连接于FPGA IP的RS-485接收器；连接于RS-485接收器的第一 RS-485接口 ；连接于FPGA IP的RS-485发送器；连接于RS-485发送器的第二 RS-485接口 ；连接于MCU IP的RS-232收发器；以及连接于RS-232收发器的RS-232接口。
[0011]上述方案中，集成在SOC中的FPGA IP与MCU IP协调工作，其中所述FPGAIP负责数据流的接收，密钥接收，与MCU IP通信，数据实时加密，和数据发送；所述MCU IP负责与控制主机通信，与FPGAIP通信，密钥生成，密钥注入和密钥销毁。
[0012]上述方案中，所述FPGA IP 与 MCU IP 通过 MCU IP 的 SFR(SpecialFunctionRegister)总线通信，使得MCU IP能够将FPGA IP当作一个外设进行访问。
[0013]上述方案中，所述程序FLASH存储器和所述配置FLASH存储器分别保存FPGA IP和MCU IP程序的二进制代码，在系统上电时分别导入到FPGA IP和MCU IP中。
[0014]上述方案中，所述RS-485接收器用于将RS-485电平格式的输入数据转换为普通单端格式，从而使FPGAIP可以识别并接收。
[0015]上述方案中，所述RS-485接收器的单端输出端与FPGA IP数据输入接口相连接，差分输入端与第一 RS-485接口相连接。
[0016]上述方案中，所述RS-485发送器用于将FPGA IP的发送信号转换为RS-485电平格式，并传送给数据存储主机。
[0017]上述方案中，所述RS-485发送器的单端输入端与FPGA IP数据输出接口相连接，差分输出端与第二 RS-485接口相连接。
[0018]上述方案中，所述RS-232收发器用于完成MCU IP串口电平到PC串口电平以及PC串口电平到MCU IP串口电平的转换，其分别与RS-232接口和MCU端串行接口相连接。
[0019]上述方案中，所述第一 RS-485接口和第二 RS-485接口是该装置与雷达信号接收机以及数据存储主机相连的物理接口 ；所述RS-232接口是该装置与控制主机相连的物理接口。
[0020]为达到上述目的，本发明还提供了一种基于SOC芯片的SAR雷达数据加密方法，应用于所述的装置，该方法包括:
[0021]步骤1:系统在上电后，首先进行程序加载工作，FPGA IP和MCU IP分别从程序FLASH存储器和配置FLASH存储器中加载各自的程序，FPGAIP在程序加载成功后通过SFR总线向MCU IP发出程序加载完成信号；
[0022]步骤2:MCU IP从控制主机中接收密钥生成数据以及命令；
[0023]步骤3:MCU IP完成接收后向主机发出应答信号；
[0024]步骤4:MCU IP完成密钥生成工作后向FPGA IP进行密钥注入；
[0025]步骤5 =FPGAIP成功接收到密钥后向MCU IP发出应答信号；
[0026]步骤6:图像数据明文从RS-485接口进入后由RS-485接收器将信号转换为普通单端格式后由FPGAIP接收；
[0027]步骤7 =FPGAIP对数据进行实时加密后将密文输出；
[0028]步骤8:数据被RS-485发送器转换为RS-485电平格式后经RS-485接口输出到数据存储主机
[0029](三)有益效果
[0030]从上述技术方案可以看出，本发明具有以下有益效果:
[0031]I)本发明提供的基于SOC芯片的SAR雷达数据加密装置，采用集成FPGA IP和MCUIP的SOC芯片，使用单芯片完成了数据加密，密钥管理和接口通信等全部工作，实现了对SAR雷达系统的成像数据进行实时加密，简化了系统复杂度，有效减少了系统开发的时间和成本。
[0032]2)本发明提供的基于SOC芯片的SAR雷达数据加密装置，数据输入和输出电平格式都为RS-485，且数据流格式与雷达主机相同，可直接串接在雷达信号接收主机和数据存储主机之间，就可完成对雷达图像数据的实时加密，无需对原SAR雷达系统作任何修改，有较高的易用性和通用性。
[0033]3)本发明提供的基于SOC芯片的SAR雷达数据加密装置，使用了一款SOC芯片，解决了兼顾数据的实时加密和系统接口通信的难题，使整个硬件系统的实现更加简单，且又能够满足系统所有的功能以及性能需求。
【专利附图】
【附图说明】
[0034]图1是本发明提供的基于SOC芯片的SAR雷达数据加密装置的结构示意图；
[0035]图2是图1所示装置在SAR雷达系统中应用的示意图；
[0036]图3是图1所示装置的基本工作流程示意图。
【具体实施方式】
[0037]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0038]考虑到需要兼顾数据实时加密和密钥管理，接口通信等工作，该装置使用一款集成了 FPGA IP和MCU IP的SOC芯片，由于FPGA的并行数据处理能力较强，所以FPGA IP主要负责加密算法的实现，而MCU在接口应用以及控制方面上有先天优势，则MCU IP主要负责密钥管理和接口通信等工作，完成和外部控制主机和FPGA IP通信，输入和输出电平格式都统一为RS-485，可直接串接在雷达信号接收主机和数据存储主机之间，无需对原SAR雷达系统作任何修改。
[0039]如图1所示，图1是本发明提供的基于SOC芯片的SAR雷达数据加密装置的结构示意图，该装置包括:集成FPGA IP和MCU IP的SOC芯片，连接于FPGA IP的程序FLASH存储器，连接于MCU IP的配置FLASH存储器，连接于FPGA IP的RS-485接收器，连接于RS-485接收器的第一 RS-485接口，连接于FPGA IP的RS-485发送器，连接于RS-485发送器的第二 RS-485接口，连接于MCU IP的RS-232收发器，连接于RS-232收发器的RS-232接口。
[0040]其中，SOC芯片由FPGA IP和MCU IP组成，本实施例中FPGA IP是一款国内科研院所自主研发的容量为2000个逻辑单元的FPGA，MCU IP是一款由国外公司设计的8位通用 MCU。SOC 芯片中的 FPGA IP 与 MCUIP 通过 MCU IP 的 SFR(Special Function Register)总线通信，使得MCUIP能够将FPGAIP当作一个外设进行访问。集成在SOC中的FPGAIP与MCU IP协调工作，其中FPGAIP负责数据流的接收，密钥接收，与MCUIP通信，数据实时加密，和数据发送。MCU IP负责与控制主机通信，与FPGA IP通信，密钥生成，密钥注入和密钥销毁。
[0041 ] MCU IP与FPGA IP的程序分别保存在配置FLASH存储器和程序FLASH存储器中，在系统上电时分别导入MCU IP与FPGAIP中。
[0042] 连接于FPGA IP的程序FLASH存储器采用了 ALTERA公司的FLASH存储器，型号为EPCS4N，与FPGA IP的配置接口相连接。连接于MCU IP的配置FLASH存储器采用了 WINBOND公司的FLASH存储器，型号为W25X10，与MCU的配置接口相连接。程序FLASH存储器和配置FLASH存储器分别保存FPGA IP和MCU IP程序的二进制代码，在系统上电时分别导入到FPGA IP 和 MCU IP 中。
[0043]连接于FPGA IP的RS-485接收器用于将RS-485电平格式的输入数据转换为普通单端格式，从而使FPGA IP可以识别并接收。RS-485接收器选用了美国TI公司的RS-485收发器，配置为接收工作模式，型号为SN65HVD10，其单端输出端与FPGA IP数据输入接口相连接，差分输入端与第一 RS-485接口相连接。
[0044]连接于FPGA IP的RS-485发送器用于将FPGA IP的发送信号转换为RS-485电平格式，并传送给数据存储主机。RS-485发送器选用了美国TI公司的RS-485收发器，配置为发送工作模式，型号为SN65HVD10，其单端输入端与FPGA IP数据输出接口相连接，差分输出端与第二 RS-485接口相连接。
[0045]连接于MCU IP的RS-232收发器用于完成MCU IP串口电平到PC串口电平以及PC串口电平到MCU IP串口电平的转换。RS-232收发器选用了美国美信公司的RS-232收发器，型号为MAX3232，与RS-232接口和MCU端串行接口相连接。
[0046]第一 RS-485接口和第二 RS-485接口是该装置与雷达信号接收机以及数据存储主机相连的物理接口，选用了中国航天电器公司生产的9针接口，型号为J30J-9ZKWP7。RS-232接口是该装置与控制主机相连的物理接口，选用了中国航天电器公司生产的9针接口，型号为 J30J-9ZJWP7。
[0047]基于图1所示的基于SOC芯片的SAR雷达数据加密装置的结构示意图，图2示出了图1所示装置在SAR雷达系统中应用的示意图。雷达信号接收主机接收的雷达信号以图像数据明文传送到本发明提供的基于SOC芯片的SAR雷达数据加密装置，该装置在外部控制主机的控制下，对接收的图像数据明文进行加密，然后将图像数据密文传送到数据存储主机进行存储。
[0048]参照图3，图3是图1所示装置的基本工作流程示意图，包括以下步骤:
[0049]步骤1:系统在上电后，首先进行程序加载工作，SOC中的FPGA IP和MCU IP分别从两块FLASH存储器中加载各自的程序，FPGA IP在程序加载成功后向通过SFR总线向MCUIP发出程序加载完成信号，之后MCU IP便可以开始进行后续工作。
[0050]步骤2:MCU IP从控制主机中接收密钥生成数据以及命令。
[0051]步骤3:MCU IP完成接收后向主机发出应答信号。
[0052]步骤4:MCU IP完成密钥生成工作后向FPGA IP进行密钥注入。
[0053]步骤5 =FPGAIP成功接收到密钥后向MCU IP发出应答信号。
[0054]步骤6:图像数据明文从RS-485接口进入后由RS-485接收器将信号转换为普通单端格式后由FPGA IP接收。
[0055]步骤7 =FPGAIP对数据进行实时加密后将密文输出。
[0056]步骤8:数据被RS-485发送器转换为RS-485电平格式后经RS-485接口输出到存储主机。
[0057]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种基于SOC芯片的SAR雷达数据加密装置，其特征在于，该装置包括: 集成FPGA IP和MCU IP的SOC芯片； 连接于FPGA IP的程序FLASH存储器； 连接于MCU IP的配置FLASH存储器； 连接于FPGA IP的RS-485接收器； 连接于RS-485接收器的第一 RS-485接口 ； 连接于FPGA IP的RS-485发送器； 连接于RS-485发送器的第二 RS-485接口 ； 连接于MCU IP的RS-232收发器；以及 连接于RS-232收发器的RS-232接口。
2.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，集成在SOC中的FPGA IP与MCU IP协调工作，其中所述FPGAIP负责数据流的接收，密钥接收，与MCU IP通信，数据实时加密，和数据发送；所述MCU IP负责与控制主机通信，与FPGA IP通信，密钥生成，密钥注入和密钥销毁。
3.根据权利要求2所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述FPGA IP 与 MCU IP 通过 MCU IP 的 SFR (SpecialFunction Register)总线通信，使得 MCU IP能够将FPGA IP当作一个外设进行访问。
4.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述程序FLASH存储器和所述配置FLASH存储器分别保存FPGA IP和MCU IP程序的二进制代码，在系统上电时分别导入到FPGA IP和MCU IP中。
5.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485接收器用于将RS-485电平格式的输入数据转换为普通单端格式，从而使FPGA IP可以识别并接收。
6.根据权利要 求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485接收器的单端输出端与FPGA IP数据输入接口相连接，差分输入端与第一 RS-485接口相连接。
7.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485发送器用于将FPGA IP的发送信号转换为RS-485电平格式，并传送给数据存储主机。
8.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-485发送器的单端输入端与FPGA IP数据输出接口相连接，差分输出端与第二RS-485接口相连接。
9.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述RS-232收发器用于完成MCU IP串口电平到PC串口电平以及PC串口电平到MCU IP串口电平的转换，其分别与RS-232接口和MCU端串行接口相连接。
10.根据权利要求1所述的基于SOC芯片的SAR雷达数据加密装置，其特征在于，所述第一 RS-485接口和第二 RS-485接口是该装置与雷达信号接收机以及数据存储主机相连的物理接口 ；所述RS-232接口是该装置与控制主机相连的物理接口。
11.一种基于SOC芯片的SAR雷达数据加密方法，应用于权利要求1至10中任一项所述的装置，该方法包括: 步骤1:系统在上电后，首先进行程序加载工作，FPGA IP和MCU IP分别从程序FLASH存储器和配置FLASH存储器中加载各自的程序，FPGAIP在程序加载成功后通过SFR总线向MCU IP发出程序加载完成信号； 步骤2:MCU IP从控制主机中接收密钥生成数据以及命令； 步骤3:MCU IP完成接收后向主机发出应答信号； 步骤4:MCU IP完成密钥生成工作后向FPGA IP进行密钥注入； 步骤5 =FPGAIP成功接收到密钥后向MCU IP发出应答信号； 步骤6:图像数据明文从RS-485接口进入后由RS-485接收器将信号转换为普通单端格式后由FPGAIP接收； 步骤7 =FPGAIP对数据进行实时加密后将密文输出； 步骤8:数据被RS-485发送器转 换为RS-485电平格式后经RS-485接口输出到数据存储主机。
【文档编号】G01S7/02GK103809158SQ201210441347
【公开日】2014年5月21日 申请日期:2012年11月7日 优先权日:2012年11月7日
【发明者】徐飞, 乔树山, 黑勇 申请人:中国科学院微电子研究所