专利名称：一种空间遥感相机信号处理电路的制作方法
技术领域：
本实用新型涉及一种空间相机的信号处理电路。
背景技术：
目前，航天遥感相机工作空间轨道高度较高，寿命长，相应的航天遥感相机信号处理电路的AD器件数据输出采用单线传输方式，并行输出AD量化数据，相应数据传输的连线较多，传输可靠性较低，需要使用的接收数据的器件数量或接收数据使用的FPGA芯片管脚数量较多，影响了信号传输的可靠性。另外，当前使用的部分器件数据传输因使用单端传输方式，传输频率较低，使后续数据处理时间相对较长，图像响应时间相对较长。
实用新型内容本实用新型的技术解决问题是克服现有技术的不足，提供了一种空间遥感相机信号处理电路，可以提高航天遥感相机信号处理的可靠性。本实用新型的技术解决方案是一种空间遥感相机信号处理电路，包括I片放大器芯片、I片AD模数转换芯片、I片FPGA芯片、电阻Rl R23以及电容Cl C3，外部模拟信号输入端CCDIN同时与电阻Rl的一端以及电阻R2的一端相连，电阻Rl的另一端同时与电容CI的一端以及放大器芯片的IN+相连，电阻R2的另一端与电容CI的另一端同时接地；电阻R3串接在放大器芯片的模拟输入端IN-与地之间，电阻R4串接在放大器芯片的模拟输入端IN-与模拟输出端OUT之间；电阻R5的一端与放大器芯片的模拟输出端OUT相连，电阻R5的另一端同时与电容C2的一端以及电阻R6的一端相连，电容C2的另一端接AD模数转换芯片的OSl-端，AD模数转换芯片的OSl+端接电容C3的一端，电容C3的另一端和电阻R6的另一端同时接地；电阻R7串接在AD模数转换芯片的亜及端与FPGA芯片的1012_LVTTL端之间，电阻R8串接在AD模数转换芯片的SCLK端与FPGA芯片的I011_LVTTL端之间，电阻R9串接在AD模数转换芯片的SDI端与FPGA芯片的I010_LVTTL端之间，电阻RlO串接在AD模数转换芯片的SDO端与FPGA芯片的I09_LVTTL端之间；AD模数转换芯片的INCLK+端与FPGA芯片的I014_LVDS端相连，AD模数转换芯片的INCLK-端与FPGA芯片的I013_LVDS端相连，电阻R23串接在AD模数转换芯片的INCLK+端与INCLK-端之间；电阻Rll串接在AD模数转换芯片的TXFRM+端与FPGA芯片的I01_LVDS端之间，电阻R12串接在AD模数转换芯片的TXFRM-端与FPGA芯片的I02_LVDS端之间，电阻R13串接在AD模数转换芯片的TXOUTO+端与FPGA芯片的I03_LVDS端之间，电阻R14串接在AD模数转换芯片的TXOUTO-端与FPGA芯片的I04_LVDS端之间，电阻R15串接在AD模数转换芯片的TXOUTl+端与FPGA芯片的I05_LVDS端之间，电阻R16串接在AD模数转换芯片的TXOUTl-端与FPGA芯片的I06_LVDS端之间，电阻R17串接在AD模数转换芯片的TXCLK+端与FPGA芯片的107_LVDS端之间，电阻R18串接在AD模数转换芯片的TXCLK-端与FPGA芯片的I08_LVDS端之间；FPGA芯片的I01_LVDS端与I02_LVDS端之间串接电阻R19，FPGA芯片的I03_LVDS端与104_LVDS端之间串接电阻R20，FPGA芯片的105_LVDS端与106_LVDS端之间串接电阻R21，FPGA芯片的I07_LVDS端与I08_LVDS端之间串接电阻R22 ；FPGA芯片FPGA通过数据输出管脚输出最终数据。所述的FPGA芯片支持LVTTL及LVDS数据格式。所述的AD模数转换芯片支持串口控制LVTTL传输格式以及输入和输出量化LVDS传输格式。所述电阻Rl的阻值与电阻R5的阻值相等。所述电阻R3的阻值与电阻R4的阻值相等。所述电阻R7的阻值、电阻R8的阻值、电阻R9的阻值、电阻RlO的阻值、电阻Rll的阻值、电阻R12的阻值、电阻R13的阻值、电阻R14的阻值、电阻R15的阻值、电阻R16的阻值、电阻R17的阻值和电阻R18的阻值相等。所述电阻R19的阻值、电阻R20的阻值、电阻R21的阻值、电阻R22的阻值和电阻R23的阻值相等。本实用新型与现有技术相比的优点在于在电路设计上，本实用新型中的AD器件数据输出采用LVDS数据抗干扰传输方式，避免了以前设计采用单线传输方式易受到干扰 的问题，增强了信号处理电路的传输可靠性；电路采用LVDS进行数据传输可支持更高频率的数据传输，减少了数据处理时间及图像响应时间；同时AD模数转换芯片有效量化位数为14bit，提高了图像精度；AD模数转换器件数据输出采用串行输出方式，减少了数据传输连线，提高了传输可靠性，需要使用的数据接收器件数量相应减少。
图I为本实用新型的信号处理电路的原理图。
具体实施方式
如图I所示，为本实用新型空间遥感相机信号处理电路的原理图。模拟输入端(XDIN输入由(XD阵列器件产生的模拟信号，模拟信号输入电平峰-峰值(Vp-p)为OV 2V，CXDIN与AGND (模拟地)间串接的电阻R2为模拟阻抗匹配电阻，以保证放大器芯片的模拟输入端与信号接收端阻抗一致。放大器芯片的模拟输入的信号正端IN+与AGND间串接电容Cl，该电容为模拟信号滤波电容，该电容与放大器芯片模拟输入的信号正端IN+与模拟输入端CXDIN间串接的电阻Rl构成RC低通滤波，调节电阻Rl的阻值与电容Cl的容值可滤除输入的不同范围的高频噪声。放大器芯片的模拟输出端OUT与放大器芯片的模拟输入负端IN-间串接电阻R4、与放大器芯片模拟输入负端IN-与AGND间串接电阻R3共同构成放大器芯片的负反馈链路。调节R3和R4的阻值，可以控制放大器芯片的模拟输出端OUT信号幅值与模拟输入的
信号负端IN+模拟信号幅值的比例。公式为= 1 + 本实用新型中选择R3与R4阻
Vin R3
值一致，则放大器芯片的模拟输出端OUT信号幅值为模拟输入的信号负端IN-模拟信号幅值的2倍，即模拟信号电平峰-峰值(Vp-p)为OV 4V。放大器芯片模拟输出端OUT串接电阻R5，该电阻为模拟输出限流保护电阻，该电阻保证在控制信号异常，产生过大电流导致电源输出过大电流的情况下，对放大器芯片进行保护。电阻R5还具有调节输出信号电压的作用，调节R5与R6的阻值，可以对输出信号电压进行调节。本实用新型中选择电阻R5的阻值与电阻R6的阻值相同，则电阻R5与电阻R6公共端处的模拟信号电平幅值是放大器芯片模拟输出端OUT模拟信号电平幅值的1/2，即模拟信号电平峰-峰值(Vp-p)为OV 2V。AD模数转换芯片的模拟输入负端OSl-与电阻R5间串接电容C2，该电容为隔直电容，作用是将207处模拟信号中的直流电平部分去除，使输入到AD模数转换芯片的模拟输入负端OSl-的模拟量为交流信号量，由AD模数转换芯片内部重新配置建立直流电平分量电压值。AD模数转换芯片的模拟输入负端OSl-的模拟信号电平峰-峰值(Vp-p)为OV 2V0AD模数转换芯片的模拟输入正端OSl+与AGND间串接电容C3，电容C3为旁路电容，滤除OSl+的噪声。AD模数转换芯片的INCLK+通过电阻R23与INCLK-端连接，这两个管脚为差分接收管脚，需要并联电阻接收差分信号。AD模数转换芯片的4个配置寄存器数字控制信号SEN、SCLK、SDI、SD0 分别串接电阻 R7、R8、R9、R10 连接到 FPGA 芯片的 I012_LVTTL、IOl 1_LVTTL, I010_LVTTL, I09_LVTTL上，电阻R7、R8、R9、RlO为信号线上阻抗匹配电阻，保证传输信号波形的信号完整性，也具有限流功能，该电阻保证在配置寄存器数字控制信号异常，输出过大电流的情况下，对4个配置寄存器管脚进行电流保护。AD模数转换芯片的4个配置寄存器数字控制信号可对AD模数转换芯片的两个独立的模数电路处理通道分别对其内置的Sbit可编程增益放大器对输入到两个OS-端的模拟信号进行_3dB 6dB范围的增益控制。AD模数字转换芯片输出的4组差分信号，TXFRM+和TXFRM-为一组，TXOUTO+和TXOUTO-为一组，TXOUTl+和TXOUTl-为一组，TXCLK+和TXCLK-为一组，分别通过电阻RlI R18 连接到 FPGA 芯片 I01_LVDS、I02_LVDS、I03_LVDS、I04_LVDS、I05_LVDS、I06_LVDS、I07_LVDS、I08_LVDS端上，电阻Rll R18为差分信号线上阻抗匹配电阻，保证传输信号波形的信号完整性，也具有限流功能，该电阻保证在差分正、负信号异常，输出过大电流的情况下，对FPGA的8个差分接收管脚进行电流保护，电阻R19 R22为4组差分信号线接收端匹配电阻，分别与每组差分信号的正、负端串接，保证输入到FPGA芯片的每组差分信号能被正确的接收。电阻R23为AD模数转换芯片的差分信号接收端匹配电阻，与INCLK+，INCLK-端串接，保证输入到AD模数转换芯片的差分信号能被正确的接收。AD 模数转换芯片输出数据管脚(TXFRM+，TXFRM-, TXCLK+, TXCLK-, TXOUTO+,TXOUTO-, TXOUTl+, TXOUTI-)与FPGA芯片之间为LVDS数据传输方式，FPGA芯片内部配置这部分管脚(I01_LVDS，I02_LVDS, I03_LVDS, I04_LVDS, I05_LVDS, I06_LVDS, I07_LVDS, I08_LVDS)为输入LVDS接口模式。AD模数转换芯片输出的数据正端、负端与FPGA芯片接收管脚配置的信号正、负端一致，即与AD模数转换芯片TXFRM+，TXCLK+, TXOUTO+, TXOUTl+管脚连接的I01_LVDS，I03_LVDS, I05_LDS, I07_LVDS管脚在FPGA内部配置为输入LVDS正向信号，AD 模数转换芯片 TXFRM-，TXCLK-, TXOUTO-, TXOUTl-管脚连接的 I02_LVDS，I04_LVDS,I06_LVDS, I08_LVDS管脚在FPGA内部配置为输入LVDS负向信号。AD模数转换芯片输入时钟管脚(INCLK+，INCLK-)与FPGA芯片之间为LVDS数据传输方式，FPGA芯片内部配置这2个管脚(I014_LVDS，I013_LVDS)为输出LVDS接口模式。AD模数转换芯片输出的数据正端、负端与FPGA芯片接收管脚配置的信号正、负端一致，即与AD模数转换芯片INCLK+管脚连接的I014_LVDS管脚在FPGA内部配置为输出LVDS正向信号，与AD模数转换芯片INCLK-管脚连接的I013_LVDS管脚在FPGA内部配置为输出LVDS
负向信号。AD模数转换芯片的配置寄存器数字控制信号(_，SCLK，SDI，SD0)采用单端LVTTL数据传输方式，FPGA内部配置这部分连接管脚为LVTTL接口模式。信号处理系统输出数据由FPGA芯片通过数据输出管脚输出，数据输出信号类型可根据后端接收系统要求在FPGA芯片内部进行数据类型选择。可以是LVDS类型的差分双端输出信号，也可以是LVTTTL等类型单端输出信号。需要说明的是，如果模拟输入端输入为2路，本电路需要增加一片同样电路连接的滤波放大器放大器，该器件电路连接与图I所示相同。增加一路AD模数转换芯片的模拟电平输入0S2+，0S2-,该部分输入电路连接与0S1+，OSl-相同。增加2路AD模数转换芯片的 LVDS 输出端 TX0UT2+，TX0UT2-, TX0UT3+，TX0UT3-,该部分电路连接于 TX0UT0+，TXOUTO-相同，连接到FPGA的管脚上。如果模拟输入端输入多于2路，需要相应增加同样电路连接、同样数量的滤波放大器，增加一片AD模数转换芯片，电路连接方式与图I相同，增加FPGA的使用管脚。使用空间遥感相机高可靠性信号处理电路最多可接收的CCD模拟信号数量与FPGA可接收的管脚数量及内存容量有关，可接收多于16路的CCD模拟信号输入。本实用新型中，放大器芯片可以采用AD811芯片、LMH6715芯片等。FPGA芯片可以采用Xi Iinx公司支持LVTTL及LVDS数据格式的所有芯片。AD模数转换芯片可以采用支持串口控制LVTTL传输格式，具有输入/输出量化LVDS传输格式的AD芯片。本实用新型说明书中未作详细描述的内容属本领域技术人员的公知技术。
权利要求1.一种空间遥感相机信号处理电路，其特征在于包括1片放大器芯片、I片AD模数转换芯片、I片FPGA芯片、电阻Rl R23以及电容Cl C3，外部模拟信号输入端CCDIN同时与电阻Rl的一端以及电阻R2的一端相连，电阻Rl的另一端同时与电容Cl的一端以及放大器芯片的IN+相连，电阻R2的另一端与电容Cl的另一端同时接地；电阻R3串接在放大器芯片的模拟输入端IN-与地之间，电阻R4串接在放大器芯片的模拟输入端IN-与模拟输出端OUT之间；电阻R5的一端与放大器芯片的模拟输出端OUT相连，电阻R5的另一端同时与电容C2的一端以及电阻R6的一端相连，电容C2的另一端接AD模数转换芯片的OSl-端，AD模数转换芯片的OSl+端接电容C3的一端，电容C3的另一端和电阻R6的另一端同时接地；电阻R7串接在AD模数转换芯片的_端与FPGA芯片的I012_LVTTL端之间，电阻R8串接在AD模数转换芯片的SCLK端与FPGA芯片的I011_LVTTL端之间，电阻R9串接在AD模数转换芯片的SDI端与FPGA芯片的I010_LVTTL端之间，电阻RlO串接在AD模数转换芯片的SDO端与FPGA芯片的I09_LVTTL端之间；AD模数转换芯片的INCLK+端与FPGA芯片的I014_LVDS端相连，AD模数转换芯片的INCLK-端与FPGA芯片的I013_LVDS端相连，电阻R23串接在AD模数转换芯片的INCLK+端与INCLK-端之间；电阻Rll串接在AD模数转换芯片的TXFRM+端与FPGA芯片的I01_LVDS端之间，电阻R12串接在AD模数转换芯片的TXFRM-端与FPGA芯片的I02_LVDS端之间，电阻R13串接在AD模数转换芯片的TXOUTO+端与FPGA芯片的I03_LVDS端之间，电阻R14串接在AD模数转换芯片的TXOUTO-端与FPGA芯片的I04_LVDS端之间，电阻R15串接在AD模数转换芯片的TXOUTl+端与FPGA芯片的I05_LVDS端之间，电阻R16串接在AD模数转换芯片的TXOUTl-端与FPGA芯片的I06_LVDS端之间，电阻R17串接在AD模数转换芯片的TXCLK+端与FPGA芯片的I07_LVDS端之间，电阻R18串接在AD模数转换芯片的TXCLK-端与FPGA芯片的I08_LVDS端之间；FPGA芯片的I01_LVDS端与I02_LVDS端之间串接电阻R19，FPGA芯片的I03_LVDS端与I04_LVDS端之间串接电阻R20，FPGA芯片的I05_LVDS端与I06_LVDS端之间串接电阻R21，FPGA芯片的I07_LVDS端与I08_LVDS端之间串接电阻R22 ；FPGA芯片FPGA通过数据输出管脚输出最终数据。
2.根据权利要求I所述的一种空间遥感相机信号处理电路，其特征在于所述的FPGA芯片支持LVTTL及LVDS数据格式。
3.根据权利要求I或2所述的一种空间遥感相机信号处理电路，其特征在于所述的AD模数转换芯片支持串口控制LVTTL传输格式以及输入和输出量化LVDS传输格式。
4.根据权利要求3所述的一种空间遥感相机信号处理电路，其特征在于所述电阻Rl的阻值与电阻R5的阻值相等。
5.根据权利要求3所述的一种空间遥感相机信号处理电路，其特征在于所述电阻R3的阻值与电阻R4的阻值相等。
6.根据权利要求3所述的一种空间遥感相机信号处理电路，其特征在于所述电阻R7的阻值、电阻R8的阻值、电阻R9的阻值、电阻RlO的阻值、电阻Rll的阻值、电阻R12的阻值、电阻R13的阻值、电阻R14的阻值、电阻R15的阻值、电阻R16的阻值、电阻R17的阻值和电阻R18的阻值相等。
7.根据权利要求3所述的一种空间遥感相机信号处理电路，其特征在于所述电阻R19的阻值、电阻R20的阻值、电阻R21的阻值、电阻R22的阻值和电阻R23的阻值相等。
专利摘要一种空间遥感相机信号处理电路，包括1片放大器芯片、1片AD模数转换芯片、1片FPGA芯片以及相应的电阻和电容。本信号处理电路通过放大器芯片对输入端CCD模拟信号进行滤波、放大、隔直处理后输出到AD模数转换芯片，AD模数转换芯片对该CCD模拟信号进行模拟-数字量转化，量化后数字信号采用LVDS数据传输方式输入到FPGA芯片进行后续处理，由FPGA输出处理后的数据。根据实际需要通过增加芯片的数量，可以实现同时处理多路CCD模拟信号输入的情况。采用本实用新型信号处理电路可以大幅提高相机电路系统的可靠性，数据传输具有高抗干扰能力。
文档编号G01C11/02GK202710054SQ20122029703
公开日2013年1月30日 申请日期2012年6月18日 优先权日2012年6月18日
发明者苏蕾, 贺强民, 于双江 申请人:北京空间机电研究所