一种断路器分合闸线圈在线录波方法和装置与流程

本发明涉及断路器监测技术领域,具体涉及一种断路器分合闸线圈在线录波方法和装置，能够高效录波。

背景技术：

分闸或合闸线圈(分闸或者合闸线圈)是电力系统控制、保护回路的最终执行元件，又是高压断路器电磁操作机构中重要元件之一。在电力系统出故障时，断路器接受继电保护及自动装置的分/合闸命令，以毫秒级的速度去执行分/合闸动作，以避免事故蔓延和扩大。分闸或合闸线圈电流的大小、持续时间的长短反映了高压断路器机械操作机构的好坏，体现了高压断路器的机械特性的优劣。操作机构性能的变化，在断路器的分闸或合闸线圈电流中得到直接体现。由于不同的高压断路器分闸或合闸线圈的电阻和电抗都不相同，相应地，分闸或合闸线圈的电流变化也不相同，从而给电流波形的采集带来不确定因素。

现有技术的断路器分闸或合闸线圈电流录波大多采用单片机进行处理，如图4所示，首先用霍尔传感器获取分闸或合闸线圈(分闸线圈或者合闸线圈)电流，通过信号调理电路后送至模数转换芯片(图4中的ADC)进行模数转换，模数转换芯片的采样速率和转换通道选择都由单片机进行控制，模数转换芯片每完成1次转换后都用中断信号通知单片机读取数据。单片机同时还需要采集合闸信号和分闸信号，确定断路器断幵还是闭合的信息，以判断当前采集数据是合闸电流还是分闸电流。最后单片机将处理后的数据通过LCD(液晶显示屏)进行展示，也可通过通讯接口与外部进行数据交换。

单片机最终获得如图5所示的断路器分闸或合闸线圈电流波形，其中，Ts为断路器分/合闸电流起始时刻，Te为结束时刻。理想情况下Ts和Te时刻所对应的电流都应为“0”，但由于噪声的存在，如图所示，实际电流不为“0”，在1A左右。为确定断路器分/合闸起始和结束时刻，通常需要设定一个门槛值M(M根据实际进行确定，例如可以为1A,1.5A等)来判断起始时间或结束时间，当采集数据超过门槛值M时则判断为断路器分闸或合闸线圈电流起始时刻，小于设定值时则为结束时刻。

上述现有技术存在如下缺陷：(1)由于断路器操作机构的差别，分闸或合闸线圈通过电流和动作时间也各不相同。不同的门槛值M会对应不同的时间点，因此不同的门槛值M的设置会产生分/合闸不同的起始时刻和结束时刻。这必将导致所录取的波形有缺失，不能完整反映断路器分/合闸动作过程。也就是说，电流波形的完整性受到门槛值M或断路器差异的影响。

(2)分闸或合闸线圈电流录波频率在5KHz左右，模数转换芯片以此频率发出中断，每秒5000次，单片机为响应中断而耗费了大部分资源，同时还要在短时间内完成数据的通信与显示，消耗了单片机的大部分资源，无法实现数据的分析挖掘。

技术实现要素：

本发明要解决的技术问题是提供一种高压断路器分闸或合闸线圈在线录波方法，能如实记录断路器分/合闸时线圈电流变化的完整过程，不丢失、不缺失每次动作数据，压断路器分闸或合闸线圈电流录波不受断路器差异影响。

为实现上述目的，本发明采取如下技术方案：一种断路器分合闸线圈在线录波方法，包括如下步骤：

步骤1：控制器从采样芯片中取得电流信号，持续录波并存储于RAM中，初始录波状态为假；

步骤2：录波状态为假的状态下，当电流信号大于第一阈值时，记录起始时刻t1，此时录波数据在RAM的地址为ID1，变更录波状态为真；

步骤3：录波状态为真的状态下，当电流信号小于第一阈值时，记录结束时刻t2，此时录波数据在RAM的地址为ID2，变更录波状态为假，控制器向处理器发送一个中断信号；

步骤4：记录录波数据，其中起始地址为ID1-T，数据长度为ID2-ID1+2T，其中T为第二阈值；

步骤5：处理器收到中断信号后，从RAM中取得步骤4中的数据。

优选地，所述控制器为现场可编程门阵列。

本发明同时还提供了实现上述录波方法的在线录波装置，包括：设置于分闸或合闸线圈回路上的霍尔传感器；连接霍尔传感器与数模转换采样芯片的信号调理电路；控制器，所述控制器控制数模转换采样芯片的采样并进行录波存储于控制器的RAM中，在录波结束后向处理器发出中断信号；处理器，所述处理器根据中断信号从RAM中取得录波数据。

具体地，所述控制器为，现场可编程门阵列，包括：数模芯片接口、录波控制单元，双端口RAM和处理器接口；所述数模芯片接口用于连接数模转换采样芯片，所述处理器接口用于连接处理器；所述录波控制单元通过数模芯片接口控制数模转换采样芯片的采样，并从数模转换采样芯片中取得录波数据；所述录波控制单元将录波数据写入所述双端口RAM，并在录波结束向处理器接口发送终端信号。

本发明的在线录波方法和装置，高效的波形录波逻辑控制机制，确保分闸或合闸线圈电流录波波形的完整，保证后续数据挖掘分析的准确性，同时自判断动区分分闸或合闸动作，不需要外接分闸或合闸信号电路。此外，在线自动采集断路器分闸或合闸线圈电流波形，使处理器从采集控制和数据录波中解脱出来，专注于数据通讯与分闸或合闸线圈状态分析，提高了系统效率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。

图1为本发明的一个实施例的在线录波方法的流程示意图；

图2为本发明的一个实施例的在录波装置的结构框图；

图3为图2中的控制器的内部结构框图；

图4为现有技术的录波装置的结构框图；

图5为使用图4的录波装置得到的波形图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本专利的说明书与权利要求中，分闸或合闸线圈指的是“分闸线圈或合闸线圈”。FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。本发明的实施例中，采取FPGA作为控制器，执行控制功能。

此外，在本专利的说明书与权利要求书中，阈值A与阈值T按照如下方法进行确定：阈值A用于躲开线路中的噪声，因此要大于噪声幅值，同时要求小于线圈动作时的启动电流峰值，一般为0.1A左右；时间阈值T一般为5ms左右，用于获得有效录波波型外更多的数据，此两个阈值可以根据实际情况再上述数值的基础上进行微调。

图1为本发明的一个实施例的断路器分闸或合闸的FPGA录波逻辑控制流程图，分闸和合闸具有相同的控制流程，此控制流程在FPGA中运行，处理器(CPU)根据中断信号，区分是分闸波形数据还是合闸波形数据，无需 外接分合闸信来进行判断。图2为实现此录波方法的装置的示意图，图3为图2中的控制器的内部结构框图。

图1中，Flag代表录波状态，‘0’时代表无断路器分/合闸动作电流，‘1’时有断路器分/合闸动作电流。(1代表逻辑状态“真”，0代表逻辑状态“假”)Cnt代表延时时长(即从录波数据小于阈值A后的持续时间，用于帮助判断录波动作是否完成)。由于是在线实时录波，双口RAM(random access memory，随机存取存储器)循环保存数据，存满后用新的数据覆盖老的数据，数据ID指示了当前数据在双口RAM中的位置，也即地址。ID1为出现动作电流时的数据位置，ID2为动作电流结束时的数据位置。阈值A用于判断是否有断路器分闸或者合闸动作，采集数据大于此值且Flag＝0时，说明出现动作电流，此时的时间点记录为t1，此时的数据地址为ID1；采集数据小于阈值A且Flag＝1时，说明动作电流结束，此时的时间点记录为t2，数据地址为ID2。ID1与ID2确定录波数据的地址。为了消除由于阈值A的存在导致的录波数据不完整，本实施例中，在由阈值A判断出现电流的时间点之前和电流结束的时间点之后分别增加一定时间长度的数据，此长度为阈值T，从而防止因阈值A的存在导致波形缺失，使分析出现错误。因此录波数据实际地址为Addr＝ID1-T和数据实际长度Len＝ID2+T-(ID1-T)＝ID2-ID1+2T。通过增设阈值T来获取完整的录波数据。阈值T的存在，保证即使应用于不同的断路器操作机构以及不同的阈值A，都能确保获得完整的录波数据。需要指出的是，由于波形数据就是电流随时间变化的波形，故其存储地址ID1与相应的时刻存在对应关系，可以采用时间来作为ID地址。因而可以用ID1-T代表波形数据的起始地址。

以下结合图1的流程图，说明本实施例的采样方法的详细工作过程：

如图1所示，开始时，在步骤S1中，录波装置处于空闲状态，其中，Flag＝0，Cnt＝0；

步骤S2：采集数据过程中，所采集的数据存储RAM中，数据ID递增(新的ID代表新的数据，区分已有的数据)，然后进入步骤S3：

步骤S3：判断Flag＝1是否为真，如果为否，说明未进行录波，转到步骤S5，这种情况对应的是刚开始的时候，所采集的数据(电流值)小于阈 值A，还未进入录波状态；如果Flag＝1为真，表明进入录波状体，则进入步骤S4；

步骤S5：比较采集的数据与阈值A的大小，当采集的数据还未超过阈值A时，继续返回步骤S2.，处于采集数据但未录波的状态；当采集的数据>阈值A时，进入步骤S7；

步骤S7：开始进入录波状态，将Flag的值改为1，返回步骤S2，开始采集数据；

步骤S4：判断数据与阈值A的关系，如果数据小于阈值A成立，则准备进入停止录波的状态，记录此时的数据ID2，然后转入步骤S42：进行延时录波，在延时时长Cnt小于阈值T时，返回步骤S2，保持采集数据的状体，直到延时时长Cnt大于阈值T时，则真正停止录波，转入步骤S43，记录数据ID2，这是当数据下降至阈值A时存储地址，然后转入步骤S44；

步骤S44：得到录波数据，录波数据实际地址为Addr＝ID1-T和数据实际长度Len＝ID2+T-(ID1-T)＝ID2-ID1+2T,ID2+T包括了延时T，ID1-T表示其起始地址向前推了T，在完成数据采集后，进行步骤S45：控制器向处理器发出中断信号，处理器根据中断信号获得录波数据，处理器获取数据的时候根据上述的录波数据实际地址Addr＝ID1-T与长度ID2-ID1+2T来从RAM中取得数据。

如图1所示，完成步骤S44后，得到录波数据，控制器(FPGA)向处理器发出中断信号，处理器从双端口RAM中根据中断信息及地址(Addr)和长度(Len)数据，读取分闸或合闸电流波形数据，

图2为本发明的一个实施例的高压断路器分闸或合闸线圈在线录波装置。此在线录波装置包括作为核心的控制器(现场可编程门阵列，FPGA)；设置于分闸或合闸线圈回路上的霍尔传感器；连接霍尔传感器与数模转换采样芯片(ADC采样)的信号调理电路；所述控制器控制数模转换采样芯片的采样并进行录波，存储于现场可编程门阵列的RAM中，在录波结束后向处理器发出中断信号；处理器，所述处理器根据中断信号从RAM中取得录波数据。

如图3所示，数据采集由FPGA来完成，多通道模数转换芯片同步采样 控制、断路器分闸或合闸动作判断、数据录波都由FPGA自动完成。这样，处理器(单片机、DSP数字信号处理器或其他处理器)就可以从采集控制和数据录波中解脱出来，专致于数据通讯与分闸或合闸线圈状态分析。

图3为控制器内部功能框图，在录波程序的控制下，FPGA将从ADC(数模转换采样芯片)接口实时采集的数据循环存储到内部双端口RAM中，FPGA每完成一次分闸/合闸录波便用中断信号通知处理器CPU从双端口RAM的指定地址中读取指定长度的录波数据。

在本实施例中，整个录波过程都由FPGA自动完成，无需要处理器的干预。使处理器从繁杂的采集控制和数据录波中解脱出来，专注于数据通讯与分闸或合闸线圈状态分析，提高了系统效率。

请结合图3，本实施例中，所述控制器为现场可编程门阵列，包括数模芯片接口、录波控制单元(此程序在工作时候被读取执行)，双端口RAM和处理器接口；所述数模芯片接口用于连接数模转换采样芯片，所述处理器接口用于连接处理器；所述录波控制单元通过数模芯片接口控制数模转换采样芯片的采样，并从数模转换采样芯片中取得录波数据；所述录波控制单元将录波数据写入所述双端口RAM，并在录波结束向处理器接口发送终端信号。

此外，如图2所示，本实施例中，处理器还连接有通讯接口，以与外界存储设备连接，或者连接LCD显示器，实时显示录波的波形。

与现有技术相比，本实施例的录波方法与装置，通过设置阈值T，保留了判断出现电流前和判断电流结束后的一定长度的数据，防止因断路器机构的不同及阈值A的差异而导致波形缺失，进而使分析可能出现错误。也就是采取本实施例得到的波形数据更为完整，尤其是电流开始阶段与结束阶段的数据更为完整，更就解真正的开始时刻与结束时刻。

此外，结合上述的流程可以看出，处理器是根据中断指示区分是分闸还是合闸动作电流波形，无需专门外接分合闸信号来辅助判断，也就省去了接入分闸与合闸信号电路。

此外，需要指出的是，图2与图3只是示范地说明了实现本发明的采样方法的一种装置，实际中还可以采取由FPGA实现分闸或合闸线圈电流实 时数据采集；后续动作电流起止时刻判断和波形完整性则在高性能的处理器中采用程序代码实现。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。