一种扩频通信中具备高适应能力的捕获系统的制作方法

本发明涉及扩频通信技术领域，具体涉及一种卫星导航系统中可适应各种环境的伪码相位与多普勒频偏的扩频通信中具备高适应能力的捕获系统。

背景技术：

随着我国“北斗二号”卫星导航系统的建成，北斗用户机已在各行各业中普及使用，从而导航设备的应用环境越来越多样复杂，对用户机的需求趋向多样化。如在典型城市道路中各种楼宇、立交桥、行人通道的遮挡以及在丛林、山区下的各种遮挡环境下，用户机应具备高灵敏接收能力；如精确制导炸弹、火箭弹、战术导弹、发射箱装置等制导武器系统，用户机应具备高动态接收能力；采用电池供电的手持用户机则要求低功耗。

现有的技术均是针对特定的环境，无法同时适应不同的环境，因此本发明提出了一种扩频通信中具备高适应能力的捕获系统。

技术实现要素：

本发明的目的是提供一种能够实现卫星导航系统中适应各种环境的伪码相位与多普勒频偏的二维捕获的扩频通信中具备高适应能力的捕获系统。

为了解决背景技术所存在的问题，本发明是采用以下技术方案：一种扩频通信中具备高适应能力的捕获系统，包括总线译码器、时钟生成器、数字下变频器、降采样滤波器、缓存装置一、部分匹配滤波器、傅里叶变换装置、缓存装置二、非相干积分器、缓存装置三、峰值门限判决装置；

总线译码器分别与CPU、时钟生成器、傅里叶变换装置、非相干积分器连接；时钟生成器生成的时钟一分别与数字下变频器、降采样滤波器、缓存装置一连接，时钟生成器生成的时钟二分别与缓存装置一、部分匹配滤波器、傅里叶变换装置、缓存装置二、非相干积分器、缓存装置三、峰值门限判决装置连接；峰值门限判决装置与总线译码器连接；且数字下变频器、降采样滤波器、缓存装置一、部分匹配滤波器、傅里叶变换装置、缓存装置二、非相干积分器、缓存装置三、峰值门限判决装置依次连接。

作为本发明的进一步改进；所述的数字下变频器将接收卫星信号下变频为零中频的复信号，然后送入所述降采样滤波器，将采样率降为2倍码速率，同时本地码也降为2倍码速率，然后送入缓存装置一，待存够一次部分匹配滤波数据后依次进行部分匹配滤波和傅里叶变换，然后频域结果与缓存装置三中的数据实现非相干积分，非相干积分完成后进行峰值门限判决，判决结果通过总线译码器传给CPU。

作为本发明的进一步改进；所述的总线译码器实现捕获系统与CPU之间的通信，CPU通过总线译码器给捕获系统设置捕获参数，如时钟二的频率值、傅里叶变换的频率槽宽度、相干积分时间、非相干积分时间等；在捕获完成后，CPU通过总线译码器获得捕获结果，如捕获成功/失败标志、码相位、多普勒频移等。

作为本发明的进一步改进；所述的时钟生成器为PLL或DLL，根据CPU的设置生成两路时钟供捕获系统中其他模块使用，生成的时钟一供所述数字下变频器、降采样滤波器、缓存装置一使用，时钟二供所述缓存装置一、部分匹配滤波器、傅里叶变换装置、缓存装置二、非相干积分器、缓存装置三、峰值门限判决装置使用。时钟二可通过CPU设置，时钟频率越高，则捕获效率越高，反之则捕获功耗越小。

作为本发明的进一步改进；所述的数字下变频器将接收卫星信号与由NCO和CORDIC级联产生的本地载波相乘，生成同向分量I和正交分量Q的零中频复信号。

作为本发明的进一步改进；所述的降采样滤波器将零中频的复信号的采样率降为2倍码速率，同时本地码也降为2倍码速率。

作为本发明的进一步改进；所述的缓存装置一、缓存装置二、缓存装置三均为随机存储器（RAM），所述缓存装置一用于缓存2倍码速率的零中频复信号和本地码，所述缓存装置二用于缓存傅里叶变换装置中的相干积分结果，所述缓存装置三用于缓存非相干积分结果。

作为本发明的进一步改进；所述的部分匹配滤波器在缓存装置一中存够一次部分匹配滤波所需数据后进行部分匹配滤波：首先，将零中频复信号写入寄存器组A中，将本地码写入寄存器组B1中，待写满N个寄存器后开始寄存器组A与寄存器组B1相乘并求和，得到一个相干积分值；每写入一组值，将寄存器组A采用先进先出的方式写入，寄存器组B1与寄存器组B2采用乒乓的方式写入，同时进行相干积分运算，得到相应的相干积分值；最后，将M个采样点数据变为N组M/N个采样点数据，实现并行相干积分。

作为本发明的进一步改进；所述的傅里叶变换装置采用DFT算法，而不是传统的FFT算法，将部分匹配滤波结果与旋转因子相乘，然后与所述缓存装置二中的数据进行相干积分，然后写回所述缓存装置二中，实现时域到频域的转换，同时完成消除多普勒频移后的相干积分。采用了DFT算法的目的在于灵活地调整相干积分时间及频率槽宽度：相干积分时间可通过CPU设置，积分时间越长，则捕获灵敏度越高，反之则捕获效率越高；频率槽宽度可通过CPU设置，频率槽越窄，则扇贝损失越小，从而捕获灵敏度越高，反之则捕获的动态范围越大。在捕获系统中，通常情况下所需的傅里叶变换转换为频域的点数N较少（<32），因此DFT并行算法需要的N/2个复数乘法器，与FFT并行算法需要的log₂(N)个复数乘法器比较差异不大，但是FFT并行算法还需要大量的RAM进行缓存，因此在本发明中DFT并行算法所占用的资源略小于FFT并行算法。

作为本发明的进一步改进；所述的非相干积分器将相干积分结果与缓存装置三中的数据实现非相干积分，然后写回所述缓存装置三中。非相干积分时间可通过CPU设置，积分时间越长，则捕获灵敏度越高，反之则捕获效率越高。

作为本发明的进一步改进；所述的峰值门限判决装置用于搜索非相干积分结果中的最大值，然后与捕获门限比较，超过门限则捕获成功，将捕获成功标志及最大值对应的码相位和多普勒频偏通过总线译码器送入CPU；否则进行下一段捕获，如已遍历所有码相位的时间不确定度则捕获失败，将捕获失败标志通过总线译码器送入CPU。

采用上述技术方案后，本发明具有以下有益效果：

1、时钟生成器生成的时钟频率可设，时钟频率越高，则捕获效率越高，反之则捕获功耗越小；

2、相干积分与非相干积分的积分时间可设，积分时间越长，则捕获灵敏度越高，反之则捕获效率越高；

3、傅里叶变换的频率槽宽度可设，频率槽越窄，则扇贝损失越小，从而捕获灵敏度越高，反之则捕获的动态范围越大；

4、CPU通过设置合理的时钟频率、傅里叶变换的频率槽宽度与相干和非相干积分时间，实现捕获灵敏度、捕获效率、动态范围与功耗的权衡，提高了捕获系统的灵活性及适应性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所提供的实施例中的捕获系统的结构示意图；

图2为本发明所提供的实施例中DFT并行算法的傅里叶变换装置结构示意图；

附图标记：

S1—总线译码器；S2—时钟生成器；S3—数字下变频器；S4—降采样滤波器；S5—缓存装置一；S6—部分匹配滤波器；S7—傅里叶变换装置；S8—缓存装置二；S9—非相干积分器；S10—缓存装置三；S11—峰值门限判决装置。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅用以解释本发明，并不用于限定本发明。

请参阅图1，本具体实施方式采用以下技术方案：一种扩频通信中具备高适应能力的捕获系统，包括总线译码器S1、时钟生成器S2、数字下变频器S3、降采样滤波器S4、缓存装置一 S5、部分匹配滤波器S6、傅里叶变换装置S7、缓存装置二 S8、非相干积分器S9、缓存装置三 S10、峰值门限判决装置S11；

数字下变频器S3将接收卫星信号下变频为零中频的复信号，然后送入降采样滤波器S4，将采样率降为2倍码速率，同时本地码也降为2倍码速率，然后送入所述缓存装置一S5，待存够一次部分匹配滤波数据后依次进行部分匹配滤波和傅里叶变换，然后频域结果与所述缓存装置三S10中的数据实现非相干积分，非相干积分完成后进行峰值门限判决，判决结果通过总线传给CPU。

总线译码器S1，完成的是CPU总线的译码，如APB总线、AHB总线、AXI总线、EMIF总线等，实现捕获系统与CPU之间的通信，CPU通过总线译码器给捕获系统设置捕获参数，如时钟二的频率值、傅里叶变换的频率槽宽度、相干积分时间、非相干积分时间等；在捕获完成后，CPU通过总线译码器获得捕获结果，如捕获成功/失败标志、码相位、多普勒频移等。

时钟生成器S2，采用PLL或DLL实现，根据CPU的设置生成两路时钟供捕获系统中其他模块使用，生成的时钟一供所述数字下变频器S3、降采样滤波器S4、缓存装置一S5使用，时钟二供所述缓存装置一S5、部分匹配滤波器S6、傅里叶变换装置S7、缓存装置二 S8、非相干积分器S9、缓存装置三S10、峰值门限判决装置S11使用。时钟二可通过CPU设置，时钟频率越高，则捕获效率越高，反之则捕获功耗越小。

数字下变频器S3，将接收卫星信号与由NCO和CORDIC级联产生的本地载波相乘，生成同向分量I和正交分量Q的零中频复信号。

降采样滤波器S4，通过N点平均、N点取中点、CIC抽取等降采样方式将零中频的复信号的采样率降为2倍码速率，同时本地码也降为2倍码速率。

部分匹配滤波器S6的基本结构与FIR滤波器的基本结构类似，首先，将零中频复信号写入寄存器组A中，将本地码写入寄存器组B1中，待写满N个寄存器后开始寄存器组A与寄存器组B1相乘并求和，等到一个相干积分值；每写入一组值，将寄存器组A采用先进先出的方式写入，寄存器组B1与寄存器组B2采用乒乓的方式写入，同时相干积分运算；最后，将M个采样点数据变为N组M/N个采样点数据，实现并行相干积分。但由于扩频码的值就只有±l两种情况，所有只需进行加/减即可，无需乘法器。

请参阅图2，傅里叶变换装置S7，采用DFT并行算法。首先，由n路NCO并行产生频率依次为f×1、f×2、…、f×n（f为DFT的频率槽宽度，n为DFT频域点数的1/2）的相位；由于NCO产生的相位在每完成一次部分匹配滤波后更新一次，一般部分匹配滤波点数为1024点或者更多，因此为了降低资源，n路相位共用一个CORDIC产生旋转因子cos+j×sin；然后零中频复信号I+j×Q与旋转因子的实部和虚部分别相乘，得到Icos、Isin、Qcos、Qsin，因此Icos- Qsin、Qcos+Isin分别为零中频复信号与正频率旋转因子cos+j×sin相乘结果r[i]+j×j[i]的实部与虚部，Icos+Qsin、Qcos-Isin分别为零中频复信号与负频率旋转因子cos-j×sin相乘r[-i]+j×j[-i]的实部与虚部，因此n路并行运行即可得到2n个DFT结果，但是为了考虑与FFT结果匹配，不计算r[n]+j×j[n]结果，同时利用I+j×Q直接代替r[0]+j×j[0]；然后将以上结果进行相干积分清零，即可实现时域到频域的转换，同时完成消除多普勒频移后的相干积分。在捕获系统中，通常情况下所需的傅里叶变换转换为频域的点数N较少（<32），因此上述的DFT并行算法需要的N/2个复数乘法器，与FFT并行算法需要的log₂(N)个复数乘法器比较差异不大，但是FFT并行算法还需要大量的RAM进行缓存，因此在本发明中DFT并行算法所占用的资源略小于FFT并行算法。采用了DFT算法的目的在于灵活地调整相干积分时间及频率槽宽度：相干积分时间可通过CPU设置，积分时间越长，则捕获灵敏度越高，反之则捕获效率越高；频率槽宽度可通过CPU设置，频率槽越窄，则扇贝损失越小，从而捕获灵敏度越高，反之则捕获的动态范围越大。

非相干积分器S9，实现缓存装置三 S10中缓存的之前非相干积分结果（即前(n-1)次频域相干积分结果非相干累加的结果），与当前相干积分结果（第n次频域相干积分结果）相累加，当累加次数达到设定的非相干积分时间时，将非相干累加结果输出至峰值门限判决装置S11。非相干积分时间可通过CPU设置，积分时间越长，则捕获灵敏度越高，反之则捕获效率越高。

峰值门限判决装置S11，搜索本次非相干累加的最大值，然后判断该最大值是否大于设定的门限值，如果超过则捕获成功，将捕获成功标志及最大值对应的码相位和多普勒频偏通过总线译码器S1送入CPU；否则进行下一段捕获，如已遍历所有码相位的时间不确定度则捕获失败，将捕获失败标志通过总线译码器S1送入CPU。

本发明能够实现卫星导航系统中适应各种环境的伪码相位与多普勒频偏的二维捕获。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下， 能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。