磁阻传感器元件之间的电屏蔽的制作方法

本公开的实施例一般涉及传感器设备，并且更特别地涉及磁阻传感器设备。

背景技术：

如今，传感器应用在众多应用（诸如例如，机动车应用）中。安全关键应用，诸如例如防抱死系统（abs）或电动助力转向（eps），通常依赖于冗余传感器概念以实现随机硬件故障的足够低的概率。这样的冗余传感器概念可以使用具有两个冗余传感器而不是一个传感器的双传感器解决方案。双传感器封装可以将两个传感器与相应的分离电源和分离信号输出集成。传感器由于流电隔离而是电气独立的。这意味着两个传感器独立地工作，从而增加系统可靠性。

特别地，集成磁阻传感器注定用于这种冗余性，因为它们是小的并且可以位于电路之上。磁阻传感器可以包括巨磁阻（gmr）、隧道磁阻（tmr）、各向异性磁阻（amr）和其它公知的磁阻技术，它们被统称为xmr技术。另外，xmr支持电气独立的传感器在单个芯片上的集成，因为不使用体硅并且因而通过比如氧化物或氮化物那样的隔离物进行流电隔离。

冗余传感器概念要求冗余传感器元件的足够独立性。针对影响一个或另一个传感器的相关故障的原因可能是穿过两个磁阻传感器之间的隔离层的捷径（shortcut）或泄漏，所述捷径或泄漏可能例如由缺陷或污染所支持，所述污染降低所使用的分离或绝缘材料（例如氧化物或氮化物）的隔离能力。这样的缺陷通常不会立即造成安全关键泄漏，但是可能在电场中在某个时间之后在操作期间被激活。

降低穿过分离或绝缘层的捷径或泄漏的概率的一种方式可以是增加相邻传感器之间的距离。然而，这将是昂贵的，因为磁阻结构之间的面积将与磁阻元件自身相当或甚至大于磁阻元件自身。

因此，需要用于降低冗余传感器集成电路（ic）的磁阻传感器之间的捷径或泄漏的概率的改进概念。

技术实现要素：

本公开的实施例提出将磁阻结构用作两个磁阻传感器元件之间的电屏蔽或电磁屏蔽。磁阻屏蔽结构可以使用与用于制作磁阻传感器元件的相同的制作技术来形成。针对屏蔽结构可以不要求附加的制作技术。

根据本公开的第一方面，提供了一种集成电路，该集成电路包括形成在公共衬底上的铁磁层和非磁性层的磁阻叠层。集成电路包括通过磁阻叠层的第一区段提供或实现在磁阻叠层的第一区段中的至少一个第一磁阻传感器元件。集成电路包括通过磁阻叠层的分离的第二区段提供或实现在磁阻叠层的分离的第二区段中的至少一个第二磁阻传感器元件。另外，集成电路包括通过第一和第二区段之间的磁阻叠层的分离的第三区段提供或实现在所述分离的第三区段中的至少一个屏蔽元件。屏蔽元件可以例如在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间用作所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件之间的电屏蔽。

所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作可以理解为例如向所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件提供相应的供给电压或电流。

在一些实施例中，分离的第一、第二和第三磁阻叠层区段可以源自在集成电路的制作期间分离成不同区段或部分的原始连续的磁阻叠层。

在一些实施例中，公共衬底可以是半导体衬底，诸如例如硅。对接磁阻传感器元件和/或屏蔽元件的另外的集成电路部分可以实现在公共衬底中。因此，包括磁阻传感器元件和（磁阻）屏蔽元件的集成电路可以实现在一个公共半导体芯片上。

在一些实施例中，所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件可以是包括相应磁阻传感器元件的相应桥电路的部分。因此，表述“至少一个第一磁阻传感器元件”还包括第一磁阻桥电路，并且表述“至少一个第二磁阻传感器元件”还包括第二磁阻桥电路。桥电路的示例是惠斯通（wheatstone）桥及其修改。

在一些实施例中，磁阻叠层的第一区段可以通过隔离或绝缘材料（诸如氧化物或氮化物）从磁阻叠层的第三区段分离。同样地，磁阻叠层的第三区段可以通过绝缘材料从磁阻叠层的第二区段分离。

在一些实施例中，所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件可以配置成彼此独立地感测相同磁场。因此，集成电路可以包括冗余传感器ic，诸如双传感器ic。

在一些实施例中，集成电路还可以包括去往或来自第一磁阻传感器元件、第二磁阻传感器元件或屏蔽元件中的至少一个的一个或多个电连接器。所述一个或多个电连接器或垫可以配置为集成电路与外部电路之间的接口。因此，信号可以从外部电路供给到第一磁阻传感器元件、第二磁阻传感器元件或屏蔽元件中的至少一个/从第一磁阻传感器元件、第二磁阻传感器元件或屏蔽元件中的至少一个供给到外部电路。

在一些实施例中，集成电路还可以包括由第一和第二磁阻传感器元件共享的至少一个公共接触垫（例如用于公共电源和/或公共地）。然而，传感器的这个公共接触垫与屏蔽元件的任何接触垫电气分离。

在涉及冗余传感器ic的实施例中，例如，集成电路还可以包括验证电路，所述验证电路配置成响应于施加到所述至少一个第一磁阻传感器元件和至少一个第二磁阻传感器元件的相应感测或自由层的磁场而比较由所述至少一个第一磁阻传感器元件或相关联的读出电路生成的第一传感器信号与由所述至少一个第二磁阻传感器元件或相关联的读出电路生成的第二传感器信号。在该验证得出第一和第二传感器信号之间的偏差在某个阈值以上的情况下，可以例如发信号通知错误事件。

在一些实施例中，集成电路还可以包括开关电路，所述开关电路配置成在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间将屏蔽元件的电连接器耦合或拉动到参考电位。以此方式，例如，屏蔽元件的磁阻层叠层的所有导电层（因而整个屏蔽元件）可以在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间耦合到地电位。另外，开关电路可以配置成在集成电路的筛选模式期间将屏蔽元件的电连接器耦合或拉动到筛选电位。“筛选”或“应力筛选”在本文中称为这样的方法：出于防止微电子电路中的缺陷进入它们可以导致可靠性故障的领域中的目的而对ic进行缺陷筛选。在一个示例中，筛选模式实现电流泄漏筛选。例如，屏蔽元件的磁阻层叠层的所有导电层（因而整个屏蔽元件）可以在筛选模式期间被耦合或拉动到筛选电位。因此，集成电路可以操作在如下至少两个不同的模式中：所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作（感测模式）和集成电路的筛选模式。

在一些实施例中，开关电路可以配置成在筛选模式期间将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的相应电连接器耦合或拉动到参考电位。以此方式，例如，至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的磁阻层叠层的所有电连接器和因而所有导电层（因而相应的整个磁阻传感器元件）可以在筛选模式期间耦合到地电位。

在一些实施例中，开关电路可以配置成在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件耦合在相应的供给电位与参考电位之间。在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间，所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件可以配置成分别感测磁场。相应感测到的磁场在双传感器解决方案中可以是相同的磁场。

在一些实施例中，筛选电位可以大于用于操作第一和/或第二磁阻传感器元件的供给电位，但是低于与屏蔽元件和/或所述至少一个第一磁阻传感器元件和/或所述至少一个第二磁阻传感器元件相关联的一个或多个静电放电（esd）电路的击穿电压。较高的筛选电位可能导致强电场以激活和生长磁阻传感器元件与屏蔽元件之间的绝缘或分离材料中的导电污染缺陷。

在一些实施例中，屏蔽元件可以通过至少一个金属层或线和屏蔽元件之间的多个过孔（或切口）耦合到集成电路的所述至少一个金属层或线。所述多个过孔可以形成所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件之间的过孔网格或屏蔽物。因此，可以进一步改进电屏蔽。

在一些实施例中，集成电路还可以包括耦合到屏蔽元件的泄漏检测电路。泄漏检测电路可以配置成检测屏蔽元件与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流的发生。泄漏检测电路可以配置成在筛选模式期间和/或在感测模式期间检测泄漏电流的发生。

在一些实施例中，屏蔽元件可以耦合在第一电接触件与第二电接触件之间。第一和第二电接触件可以位于屏蔽元件的相对端部上。以此方式，屏蔽元件连同适当的检测电路可以配置成在筛选模式或另一测试模式期间基于评估响应于施加在第一和第二电接触件之间的裂缝检测电压或电流而穿过屏蔽元件的电流来检测磁阻叠层中的裂缝。

在一些实施例中，磁阻叠层的第三区段的部分可以配置为分路电阻器。因此，屏蔽元件的至少部分可以用作分路电阻器。可替换地，外部分路电阻器可以耦合到屏蔽元件以用于检测由于泄漏电流所致的电压降。

在一些实施例中，所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件可以配置为amr、gmr或tmr传感器元件。因此，公共衬底中的磁阻叠层可以配置为amr叠层、gmr叠层或tmr叠层。基于其它磁阻效应的叠层也是可能的。

根据本公开的另外的方面，提供了一种传感器电路，该传感器电路包括形成在公共衬底上的铁磁层和非磁性层的叠层。传感器电路包括通过层叠层的第一区段提供的至少第一磁阻传感器元件和通过层叠层的分离的第二区段提供的至少第二磁阻传感器元件。另外，电路包括通过第一与第二区段之间的层叠层的分离的第三区段提供的至少一个屏蔽元件。屏蔽元件可以在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间充当所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件之间的电屏蔽。传感器电路还包括开关电路，所述开关电路配置成在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间将屏蔽元件拉动到地（例如通过将所有其电接触件连接到地）并且在电路的筛选模式期间将屏蔽元件拉动到筛选电位（例如通过将所有其电接触件连接到筛选电位）。在一些实施例中，至少第一磁阻传感器元件、第二磁阻传感器元件和屏蔽元件可以集成到公共集成电路部分中。

在一些实施例中，屏蔽元件包括与第一和第二磁阻传感器元件相同的层叠层的铁磁层和非磁性层。因此，屏蔽元件、第一磁阻传感器元件和第二磁阻传感器元件可以基于相同的xmr技术。

根据本公开的又一方面，提供了一种用于操作集成传感器设备的方法，所述集成传感器设备包括形成在公共衬底上的铁磁层和非磁性层的磁阻叠层，其中传感器设备包括通过磁阻叠层的第一区段提供的至少第一磁阻传感器元件、通过磁阻叠层的分离的第二区段提供的至少第二磁阻传感器元件以及通过第一和第二区段之间的磁阻叠层的分离的第三区段提供的屏蔽元件。方法包括在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间：

·将屏蔽元件连接到参考电位和/或泄漏检测电路以检测屏蔽元件与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流；以及

·将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件连接到供给电位并且可选地连接到相应读出电路。

在此，所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作可以理解为常规操作模式，在该常规操作模式中所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件以及相应读出电路感测磁场。

在一些实施例中，方法还包括在集成传感器设备的筛选模式期间将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件拉动到公共参考电位（例如通过将其所有电接触件连接到公共参考电位）并且将屏蔽元件连接到比用于操作第一和/或第二磁阻传感器元件的操作供给电压高的筛选电压。

在一些实施例中，方法还包括：响应于所施加的筛选电压，在筛选模式期间检查屏蔽元件与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流。

在一些实施例中，方法还包括：在集成传感器设备的筛选或另一测试模式期间，将屏蔽元件电耦合在第一电接触件与第二电接触件之间，在第一和第二电接触件之间施加裂缝检测电压或电流，基于评估响应于裂缝检测电压或电流而穿过屏蔽元件的电流来检测磁阻叠层或公共衬底中的裂缝。

根据本公开的另一方面，提供了一种用于制作集成传感器设备的方法。方法包括：在公共衬底上形成铁磁层和非磁性层的磁阻叠层，在磁阻叠层的第一区段中形成至少一个第一磁阻传感器元件，在磁阻叠层的分离的第二区段中形成至少一个第二磁阻传感器元件，以及在第一和第二区段之间的磁阻叠层的分离的第三区段中形成屏蔽元件，所述屏蔽元件可操作为所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件之间的电屏蔽。

在一些实施例中，方法还包括：通过绝缘材料将磁阻叠层的第一区段从磁阻叠层的第三区段分离，并且通过一种绝缘材料或所述绝缘材料将磁阻叠层的第三区段从磁阻叠层的第二区段分离。在一些实施例中，所述分离可以通过向磁阻叠层中蚀刻间隙并且利用绝缘材料（诸如氧化物或氮化物）填充叠层的所得分离区段/部分之间的间隙来执行。

在一些实施例中，方法还包括在等离子体蚀刻期间将屏蔽元件的一个或多个电接触件连接到地电位。

在一些实施例中，方法还包括在公共衬底中集成与所述至少一个第一磁阻传感器元件相关联的第一读出电路并且在公共衬底中集成与所述至少一个第二磁阻传感器元件相关联的第二读出电路。

在一些实施例中，方法还包括在公共衬底中集成泄漏电流检测电路以用于检测屏蔽元件与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流。

在一些实施例中，方法还包括：在集成传感器设备的筛选或另一测试模式期间，在第一电接触件与第二电接触件之间电耦合屏蔽元件，在第一和第二电接触件之间施加裂缝检测电压或电流，以及基于评估响应于所施加的裂缝检测电压或电流而穿过屏蔽元件的电流来检测磁阻叠层中的裂缝。

在一些实施例中，方法还包括：在集成传感器设备的筛选模式期间，将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件连接或拉动到公共参考电位，将屏蔽元件连接或拉动到比用于操作第一和/或第二磁阻传感器元件的操作供给电压高的筛选电压，并且响应于所施加的筛选电压，在筛选模式期间检查屏蔽元件与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流。

一些实施例提供如下结构：该结构允许施加增加的电压应力以允许绝缘材料（例如氧化物）中的非本征缺陷的加速激活并且此后将该绝缘材料重配置成充当冗余传感器元件之间的屏蔽物。因此，一些实施例提供用于xmr传感器的组合非本征缺陷筛选和功能隔离的结构和方法。

附图说明

装置和/或方法的一些实施例将在下文中仅作为示例并且参考附图来描述，在附图中

图1a，b示出根据示例实施例的集成传感器电路的部分的侧视图和顶视图；

图2a，b图示了根据实施例的用于制作集成传感器设备的方法；

图3示出非本征缺陷的减少、筛选时间和筛选电压之间的关系；

图4示出根据另外的示例实施例的集成传感器电路的部分的顶视图；

图5示出根据另外的示例实施例的集成传感器电路的部分的顶视图；以及

图6示出根据示例实施例的用于操作集成传感器设备的方法的流程图。

具体实施方式

现在将更加全面地参照附图来描述各种示例实施例，在附图中图示了一些示例实施例。

因此，虽然另外的实施例能够具有各种修改和可替换形式，但其一些示例实施例作为示例在附图中示出并且在本文中将进行详细描述。然而，应当理解到，没有意图将示例实施例限制到所公开的特定形式，而是相反，示例实施例要覆盖落在本公开的范围内的所有修改、等同物和可替换物。相同的标号贯穿附图的描述而指代相同或类似的元件。

将理解到，尽管术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应当受这些术语限制。这些术语仅用于将一个元件从另一个元件区分开。例如，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件，而不脱离示例实施例的范围。如在本文中所使用的，术语“和/或”包括相关联列出的项目中的一个或多个的任何和全部组合。

将理解到，当元件被称为“连接”或“耦合”到另一元件时，该元件可以直接连接或耦合到所述另一元件，或者可以存在居间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在居间元件。用于描述元件之间的关系的其它词语应当以相似的方式解释（例如“在……之间”比对“直接在……之间”，“相邻”比对“直接相邻”等）。

本文中所使用的术语仅出于描述特定示例实施例的目的而并不意图限制另外的示例实施例。如本文中所使用的，单数形式“一”、“一个”和“所述”意图也包括复数形式，除非上下文明显另行指示。还将理解到，术语“包括”和/或“包含”，当在本文中使用时，指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。

还应当指出的是，在一些可替换的实现方式中，所指出的功能/动作可以不按图中指出的次序发生。例如，取决于所涉及的功能性/动作，接连示出的两个图事实上可以基本上同时执行或者有时可以以相反次序执行。

现在转向图1a，b，示意性地示出根据示例的集成传感器电路100的区段。图1a呈现集成传感器电路100的侧视图，而图1b呈现对应的顶视图。

集成传感器电路100包括形成在公共衬底（未示出）上的交替的铁磁层和非铁磁层的磁阻叠层110。集成传感器电路100的公共衬底可以是半导体衬底，诸如例如硅晶片。半导体晶片可以形成用于集成传感器电路100的基础。在所图示的示例中，磁阻叠层110实现在集成传感器电路100的上部金属层或线120-1与下部金属层或线120-2之间。金属层之间的这种配置可以用于磁阻叠层的所谓cpp（垂直于平面的电流）几何结构。在涉及所谓cip（平面内电流）几何结构的其它实施例中，磁阻叠层110还可以实现在要从仅一侧（顶部或底部）接触的金属层下方或上方。

磁阻叠层110包括三个分离的部分或区段110-1、110-2和110-3。受益于本公开的技术人员将领会到，三个分离的部分或区段110-1、110-2和110-3可以源自相同的磁阻叠层110，以下将对此进行进一步解释。磁阻叠层110的层20的组成可以以各种不同的方式选择以获得不同的磁阻效应。在一些示例中，铁磁层和非磁性层可以组合以便实现根据amr、gmr或tmr效应的磁阻叠层110。

在一些示例实施例中，磁阻叠层110可以包括反铁磁固定层、铁磁固定层、反磁性耦合层、带有具有线性或笔直图案的参考磁化的铁磁参考层、电绝缘隧道屏障或反磁性层、以及铁磁自由层。受益于本公开的技术人员将领会到，以上层组成仅仅是形成xmr传感器元件的许多可能性中的一个。例如，相反组成也是可能的。例如，自由层可以包括铁磁层和非磁性层的组成。包括多层结构的自由层对于本申请可以是有益的，所述多层结构具有带有接近于耦合层的电导率的层和带有更远离该耦合的小电导率的层。自由层或固定层可以是包括造成高自旋极化的自旋注入层的多层结构。在不损失一般性的情况下，让我们假设图1的示例的磁阻叠层110是tmr叠层。

至少第一磁阻传感器元件130-1通过磁阻叠层110的第一部分110-1提供。至少第二磁阻传感器元件130-2通过磁阻叠层110的分离的第二部分110-2提供。屏蔽元件或结构140通过磁阻叠层110的分离的第三部分110-3提供。在所图示的示例中，第一磁阻传感器元件130-1、第二磁阻传感器元件130-2以及屏蔽元件140是tmr结构。然而，如以上提到的，任何其它的磁阻结构也是可能的。

第三部分110-3（因而屏蔽元件140）位于或布置在第一和第二部分110-1与110-2之间并且因而布置成与第一磁阻传感器元件130-1相邻以及与第二磁阻传感器元件130-2相邻。在典型的集成电路中，磁阻叠层110的第一部分110-1可以通过隔离或绝缘材料150（诸如氧化物或氮化物）从磁阻叠层110的第三部分110-3分离。同样地，磁阻叠层110的第三部分110-3可以通过绝缘材料150从磁阻叠层110的第二部分110-2分离。磁阻叠层110的第三部分110-3和因而屏蔽元件140可操作为所述至少一个第一磁阻传感器元件130-1和所述至少一个第二磁阻传感器元件130-2之间的电屏蔽10。

现在将参照图2a，b来解释集成传感器电路100的可能制作。

图2a图示了包括半导体衬底202的半导体布置200。绝缘材料150的一个或多个层可以沉积在半导体衬底202上方。多个金属线120-2可能已经形成在绝缘材料150内。过孔或切口160将金属线120-2连接到磁阻叠层110，该磁阻叠层110沉积在绝缘材料150和金属120-2的顶部上。光掩模（光致抗蚀剂）沉积在磁阻叠层110上以例如使用公知的蚀刻技术来图案化磁阻叠层110的部分。

在图2b中描绘图案化过程的结果，图2b图示了三个分离的叠层部分110-1、110-2和110-3作为用于相应的传感器和屏蔽元件130-1、130-2和140的基础。分离的叠层部分110-1、110-2和110-3之间的经蚀刻的间隙或沟槽206可以例如填充有绝缘材料150（例如sio2）。

因此，实施例还提供了一种用于制作集成传感器设备100的方法。方法包括：在公共衬底202上形成铁磁层和非磁性层的磁阻叠层110，在磁阻叠层110的第一区段110-1中形成至少一个第一磁阻传感器元件130-1，在磁阻叠层110的分离的第二区段110-2中形成至少一个第二磁阻传感器元件130-2，以及在第一和第二区段110-1、110-2之间的磁阻叠层110的分离的第三区段110-3中形成屏蔽元件140，屏蔽元件140可操作为所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2之间的电屏蔽。该制作方法还可以包括：通过绝缘材料150从磁阻叠层的第三区段110-3分离磁阻叠层的第一区段110-1，并且通过绝缘材料150从磁阻叠层的第二区段110-2分离磁阻叠层的第三区段110-3。受益于本公开的技术人员将领会到，另外的集成电路，诸如例如与所述至少一个第一磁阻传感器元件130-1相关联的读出电路，也可以集成在公共衬底202中或在公共衬底202上。同样地，与所述至少一个第二磁阻传感器元件130-2相关联的读出电路可以进一步集成在公共衬底202中。

转回到图1的示例，第一磁阻传感器元件130-1、第二磁阻传感器元件130-2以及屏蔽元件140通过相应过孔或切口160从顶部和底部以cpp配置进行电接触，所述过孔或切口160延伸穿过绝缘材料150。过孔160将第一磁阻传感器元件130-1、第二磁阻传感器元件130-2和屏蔽元件140电耦合到相应的相关联的上部和下部金属层或线120-1、120-2。如以上提到的，第一磁阻传感器元件130-1、第二磁阻传感器元件130-2和屏蔽元件140还可以例如针对cip配置而从仅一侧（顶部、底部）接触。

第一磁阻传感器元件130-1可以独立地实现或作为更复杂的第一磁阻传感器电路的部分。同样地，第二磁阻传感器元件130-2可以独立地实现或作为更复杂的第二磁阻传感器电路的部分。这样的磁阻传感器电路可以包括wheatstone或类似的桥电路以检测磁场和/或磁场的改变。如受益于本公开的技术人员将领会到的，第一磁阻传感器元件130-1和第二磁阻传感器元件130-2可以耦合到相应的集成读出电路（未示出）。另外，第一磁阻传感器元件130-1和第二磁阻传感器元件130-2或它们相应的集成读出电路可以耦合到验证电路，所述验证电路可以配置成响应于施加到第一和第二磁阻传感器元件的相应感测层（例如自由层）的磁场而比较由第一磁阻传感器元件130-1生成的第一传感器信号与由第二磁阻传感器元件130-2生成的第二传感器信号。这对于集成传感器电路100可以用作双传感器ic的安全关键应用而言可能特别相关。在这样的实施例中，第一磁阻传感器元件130-1和第二磁阻传感器元件130-2将配置成彼此独立地感测相同的磁场。例如，一个磁阻传感器元件可以测量磁场的x分量，而另一个测量磁场的y分量。在这样的情况下，与第一磁阻传感器元件130-1相关联的电路可以经由第一供给电压来供给或操作，而与第二磁阻传感器元件130-2相关联的电路可以经由独立的第二供给电压来供给。

图1b描绘了图1a的传感器布置的顶视图。

如可以从图1b的示例看到的，与第一和第二磁阻传感器元件130-1、130-2接触的上部和下部金属线120-1和120-2不仅在空间上在z方向上移位，而且还可以在空间上在y方向上移位，同时可以在x方向上平行延伸。第一磁阻传感器元件130-1和第二磁阻传感器元件130-2可以在y方向上在它们分别相关联的上部和下部金属线120-1、120-2之间本质上平行延伸。两个磁阻传感器元件130-1、130-2可以经由它们相关联的上部和下部金属线120-1、120-2耦合到相应的接触垫171、172和/或另外的集成电路（例如读出电路）。

与屏蔽元件140相关联的上部和下部金属线120-1、120-2以及屏蔽元件140自身在所图示的示例中在第一和第二磁阻传感器元件130-1、130-2之间在y方向上延伸。因此，屏蔽元件140可以本质上平行于磁阻传感器元件130-1、130-2并且在磁阻传感器元件130-1、130-2之间延伸。在此，屏蔽元件140通过相应金属线120-1或120-2和屏蔽元件140之间的多个过孔160耦合到屏蔽元件相关联的上部和下部金属线120-1、120-2。所述多个过孔160可以形成第一和第二磁阻传感器元件130-1、130-2之间的附加过孔网格或屏蔽物。

在集成传感器电路100的（正常）操作期间，第一磁阻传感器元件130-1和第二磁阻传感器元件130-2可以被操作以感测相应磁场或在冗余传感器概念的情况下感测相同磁场。为此目的，两个磁阻传感器元件130-1、130-2可以例如使用相应接触垫171-1、172-1和171-2、172-2耦合到供给电位与地（gnd）之间。在所述正常操作期间，屏蔽元件140的电位可以使用一个或多个相关联的接触垫173而被设置或拉动到地（gnd）。因此，磁阻传感器元件130-1、130-2之间的电屏蔽可以在集成传感器电路100的正常操作期间由（磁阻）屏蔽元件140提供。屏蔽元件140可以避免磁阻传感器元件130-1、130-2之间的短路并且因而避免磁阻传感器元件130-1、130-2之间的电流泄漏。

磁阻传感器元件130-1、130-2之间的短路可以例如由在生产期间保留在绝缘材料150中的导电颗粒（例如非本征缺陷）所导致。有时，这样的导电颗粒由于其小尺寸而可能在测试（筛选）期间未被检测到，所述测试（筛选）可以在交付集成电路100之前实施。导电颗粒因此可能最初是未被检测到的休眠故障。由于不同的影响例如老化、温度、湿气或腐蚀，导电颗粒可能随时间在尺寸上增加并且然后可能导致原则上分离的导体之间的短路。未被检测到的休眠故障可能导致模块在正常操作时段内具有缺陷，该模块包含集成电路100并且最初在没有故障的情况下被交付给消费者。未被检测到的休眠故障还可以例如在生产期间由化学机械抛光（以缩写形式称为“cmp”）期间的不正确处理所导致。

导电颗粒可以位于集成传感器电路100内部，例如在靠近第一磁阻传感器元件130-1的区中。导电颗粒由于其小尺寸而在生产集成传感器电路100之后未被立即检测到并且因而集成传感器电路100完整地起作用。导电颗粒可以随时间在尺寸上增加，直到导电颗粒接触第一磁阻传感器元件130-1和屏蔽元件140二者。导电颗粒与第一磁阻传感器元件130-1和屏蔽元件140之间的接触可以导致第一磁阻传感器元件130-1和屏蔽元件140之间的电流流动（泄漏电流）。然而，该泄漏电流不到达第二磁阻传感器元件130-2并且因而不损害集成传感器电路100。

在一些实施例中，第一或第二磁阻传感器元件130-1中的任何一个与屏蔽元件140之间的泄漏电流可以通过耦合到屏蔽元件140的可选泄漏检测电路来检测。例如，屏蔽元件140的一个电接触端子可以耦合到地，而屏蔽元件140的另一电接触端子可以耦合到泄漏检测电路。泄漏检测电路可以例如通过使用分路电阻器而配置成检测屏蔽元件140与第一和第二磁阻传感器元件130-1、130-2中的至少一个之间的泄漏电流。例如，磁阻叠层110的第三区段10-3的部分和因而屏蔽元件140的部分可以配置为分路电阻器。导电非本征缺陷因此可以甚至在短路可以发生在磁阻传感器元件130-1、130-2之间之前被检测到。

在集成传感器电路100内部，休眠故障，例如导电颗粒，可以被适时揭示。一旦发生从第一磁阻传感器元件130-1到屏蔽元件140或从第二磁阻传感器元件130-2到屏蔽元件140的泄漏电流，就可以揭示休眠故障。休眠故障因此甚至可以在发生第一磁阻传感器元件130-1与第二磁阻20传感器元件130-2之间的短路或泄漏之前被检测到。休眠故障可以在集成传感器电路100仍旧完整地起作用的时间处被检测到，也就是说在发生集成电路布置100中的危险之前被检测到。例如，休眠故障可以在第二磁阻传感器元件130-2或连接到第二磁阻传感器元件130-2的电路由于短路而被破坏之前被避免和/或检测到。因此可以防止“危险”。

屏蔽元件140和可选的泄漏检测电路可以确保集成传感器电路100的功能安全性。由于（磁阻）屏蔽元件140和评估电路118可以具有低面积要求，因此在集成传感器电路100内部以高效的方式确保功能30安全性是可能的。

屏蔽元件140和可选的泄漏检测电路可以专用于防止或检测休眠故障。换言之，在一些实施例中，屏蔽元件140在集成传感器电路100的正常操作期间不着手进行任何逻辑功能。例如，屏蔽元件140可以不牵涉在集成传感器电路100的任何逻辑操作中。在集成传感器电路100的正常操作期间，也就是说当不存在短路时，可以不存在屏蔽元件140和集成传感器电路100的另外的功能元件之间的电连接。例如，可以不存在屏蔽元件140与第一磁阻传感器元件130-1之间或屏蔽元件140与第二磁阻传感器元件130-2之间的电连接。同样地，可以不存在第一磁阻传感器元件130-1与可选的泄漏检测电路之间和第二磁阻传感器元件130-2与泄漏检测电路之间的电连接。

根据本公开的实施例，屏蔽元件140可以不仅在包括所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1和130-2的集成传感器电路100的正常操作期间是有用的，而且在集成传感器电路100的制作期间或之后在测试或筛选集成传感器电路100期间是有用的。在一些实施例中，集成传感器电路100因而还可以操作在筛选模式中。

在集成传感器电路100的筛选模式期间，屏蔽元件140的电连接器173可以耦合到筛选电压以用于非本征缺陷的加速激活。另一方面，第一和第二磁阻传感器元件130-1、130-2的相应电20连接器可以例如在筛选模式期间耦合到地。换言之，第一和/或第二磁阻传感器元件130-1、130-2可以被拉动到经定义的电位（优选地为地（gnd））。在集成电路的情况下，这可以通过在筛选模式中激活的开关来完成。在不包括有源电路的简单基本xmr元件的情况下，这可以通过测试装备来完成。筛选电压可以施加到屏蔽元件140（屏蔽电压应当尽可能地高以便加速非本征缺陷的激活）并且在某个时间内保持（电压越高，则要实现针对测试结果的相同确定性水平的时间越短（加速寿命测试以激活早期使用期限故障（浴盆曲线）。可选地，可以测量泄漏是否出现在至少一个磁阻传感器元件130-1和130-2与屏蔽元件140之间。

因而，可以在屏蔽元件140与第一和第二磁阻传感器元件130-1、130-2中的任何一个之间生成对应于筛选电压的电位差。由此，筛选电压可以大于用于正常操作第一和/或第二磁阻传感器元件130-1、130-2的供给电位。然而，筛选供给电位可以同时低于与屏蔽元件140和/或第一磁阻传感器元件130-1和/或第二磁阻传感器元件130-2相关联的一个或多个静电放电（esd）电路的击穿电压。典型地，筛选电压的幅度将取决于用于正常操作第一和/或第二磁阻传感器元件130-1、130-2的供给电位和/或可用筛选时间。例如，在筛选期间施加到屏蔽元件的筛选电压可以在一些实施例中在范围5v到30v或甚至高达60v。

在图3中描绘非本征缺陷的减少、筛选时间和筛选电压之间的关系。如可以从图3定性地看到的，非本征缺陷的减少随着筛选时间和在筛选模式期间施加的筛选电压二者而增加。例如，在一秒内施加正常供给电压的两倍的筛选电压可以使非本征缺陷减少至原来的近似1/100。

在晶片级上的正常制作测试期间和/或在正常操作（感测模式）期间，屏蔽元件140可以连接到或拉动到经定义的电位（典型地为gnd）并且可以可选地连接到泄漏检测电路，该泄漏检测电路还可以被称为屏蔽监视器。在集成电路的情况下，这可以通过在感测模式中被激活的开关来完成。在不包括有源电路的简单基本xmr元件的情况下，这可以通过将屏蔽垫173接合到xmr供给引脚中的一个来完成，或者可以在应用中在印刷电路板（pcb）级上完成。在后一种情况下，这还可以允许例如通过经由大电阻器（例如100mω）将屏蔽引脚拉动到gnd而允许泄漏检测并且例如利用微控制器模拟到数字转换器（adc）来监视跨电阻器的电压降。此后，可以跟随对经封装的设备的正常制作测试。

为了在不同操作模式（筛选、正常制作测试或感测模式）之间切换，集成传感器设备100还可以包括模拟和/或数字开关电路，所述模拟和/或数字开关电路配置成在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2的操作期间将屏蔽元件140的电连接器173耦合或拉动到参考电位（gnd）并且配置成在集成电路100的筛选模式期间将屏蔽元件140的电连接器173耦合或拉动到筛选电压。开关电路还可以配置成在筛选模式期间将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2的相应电连接器171、172耦合或拉动到参考电位。在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间，即在晶片级上的正常制作测试期间和/或在正常操作（感测模式）期间，开关电路可以配置成将所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2耦合在相应的供给电位与参考电位之间。

在图4中图示集成传感器电路100的另一示例实施例。

在此，该集成电路与图1b中描绘的集成电路的不同之处在于：屏蔽元件140可以耦合在两个接触垫173和174之间，两个接触垫173和174位于屏蔽元件140沿其在y方向（纵向）上的轴的相对端部处。回想到屏蔽元件140的xmr层在z方向（高度）上堆叠在彼此的顶部上并且第一和第二磁阻传感器元件130-1和130-2在x方向（宽度）上与屏蔽元件140相邻。因而，接触垫173和174定位成允许沿屏蔽元件140的层的平面内电流（cip）。利用图4的布置，可以检测在屏蔽元件140的磁阻叠层部分110-3或半导体材料中延伸的裂缝。出于该目的，例如可以向接触垫174施加电压或电流，而接触垫173可以耦合到地。在该情况下并且在正常条件之下，某个电流将在y方向上本质上平行于叠层部分110-3的层的平面纵向地流过屏蔽元件140。然而，在存在裂缝的情况下，垫173和174之间的电流将小于预期值，甚至可能为零。因而，在一些实施例中，屏蔽元件140可以耦合在第一电接触件173与第二电接触件174之间并且可以配置成在测试模式期间基于评估响应于施加在第一和第二电接触件之间的裂缝检测电压或电流而穿过屏蔽元件140的电流来检测磁阻叠层110中的裂缝。

可选地，出于制作目的，屏蔽元件140还可以耦合或拉动到地电位，例如以防止等离子体蚀刻期间的天线效应。因而，在集成传感器电路100的制作期间，与屏蔽元件140相关联的测试/屏蔽线可以连接到切锯线180外部的地垫175以在等离子体蚀刻期间将屏蔽元件140的一个或多个电接触件连接到地电位。在制作之后，集成传感器电路100可以通过沿切锯线180切锯ic而单体化。天线效应或等离子体引致的栅氧化物损害是这样的效应，该效应可以潜在地导致集成电路的制造期间的成品率和可靠性问题。目前，用于ic制作的光刻过程使用等离子体蚀刻的干法蚀刻。等离子体是用于蚀刻的离子化/反应气体。它允许对图案的良好控制（更尖锐的边缘/更少的底切）并且还允许在传统（湿法）蚀刻中不可能的若干化学反应。然而，也累积若干不想要的效应。它们中的一个是充电损害。等离子体充电损害是指等离子体处理期间的未预计到的高场应力。在等离子体蚀刻期间，大量的电荷可以聚集在多晶硅和金属表面上。通过电容耦合，大电场可能出现，从而造成应力，所述应力导致氧化物击穿和设备的阈值电压中的漂移。所聚集的电荷可以通过电流隧穿到地垫175而中性化。

在图5中示出集成传感器电路100的另外的实施例。在此，磁阻叠层的第三区段110-3的部分和因而屏蔽元件140的部分被配置为集成分路电阻器145以在esd电路的esd击穿电压之上添加电压降以加速电应力测试。这种可能性已经在之前提到。在第一或第二磁阻传感器元件130-1中的任何一个与屏蔽元件140之间的电流泄漏的情况下，可以使用分路器145而不是外部电阻器作为检测元件以创建电压降。集成分路电阻器145的大小可以通过适当地选择过孔160（例如过孔的距离）以电接触第三区段110-3的相关分路部分来调节。在图5的示例中，垫174可以用于晶片级上的正常制作测试期间和/或正常操作（感测模式）期间的泄漏检测，而垫173可以用于集成电路100的筛选模式期间的应力20测试。

总结来说，图6示出了操作集成传感器设备100的方法600的流程图。在晶片级上的正常制作测试期间和/或在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2的正常操作（感测模式）期间，方法600将屏蔽元件140连接（动作610）到参考电位（例如地）和/或连接到泄漏检测电路以检测屏蔽元件140与第一和第二磁阻传感器元件中的至少一个之间的泄漏电流。方法600还在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件130-1、130-2的操作期间将所述至少一个第一磁阻传感器元件130-1和所述至少一个第二磁阻传感器元件130-2连接（动作620）到供给电位和可选地连接到相应读出电路。

在集成传感器设备的可选应力或筛选模式期间，方法600可以将所述至少一个第一磁阻传感器元件130-1和所述至少一个第二磁阻传感器元件130-2的所有电接触件连接（动作630）到公共参考电位（例如地）。方法600还可以将屏蔽元件140连接（动作640）到筛选电压，所述筛选电压可以高于用于操作第一和/或第二磁阻传感器元件130-1、130-2的操作供给电压。

总结来说，实施例提供了xmr结构，所述xmr结构允许施加增加的电压应力以允许氧化物中的非本征缺陷的加速激活并且此后将氧化物重配置成充当冗余xmr元件之间的屏蔽物。

描述和附图仅仅说明本公开的原理。因而将领会到，本领域技术人员将能够设想到各种布置，所述各种布置尽管未在本文中明确描述或示出但是体现本公开的原理。另外，本文中叙述的所有示例在原则上明确意图仅用于示范目的以帮助读者理解本公开的原理和由（一个或多个）发明人贡献的概念以推动本领域，并且要被理解为没有限制到这样的具体叙述的示例和条件。而且，本文中叙述本公开的原理、方面和实施例的所有陈述以及其具体示例意图涵盖其等同物。

本领域技术人员应当领会到，本文中的任何框图表示体现本公开的原理的说明性电路的概念视图。类似地，将领会到，任何流程图、流程图示、状态转变图、微代码等表示各种过程，所述各种过程可以基本上表示在计算机可读介质中并且因此由计算机或处理器执行，无论这样的计算机或处理器是否被明确示出。

另外，随附权利要求由此被合并到详细描述中，其中每一个权利要求可以自身独立作为分离的示例实施例。虽然每一个权利要求可以独立作为分离的示例实施例，但是要指出的是——尽管从属权利要求可以在权利要求中是指与一个或多个其它权利要求的特定组合——其它示例实施例还可以包括该从属权利要求与每一个其它从属或独立权利要求的主题内容的组合。这样的组合在本文中被提出，除非陈述不意图特定组合。另外，意图将权利要求的特征还包括到任何其它独立权利要求，即便该权利要求不直接从属于该独立权利要求。

还要指出的是，在说明书中或在权利要求中公开的方法可以通过具有用于执行这些方法的相应动作中的每一个动作的构件的设备来实现。

另外，要理解到，在说明书或权利要求中公开的多个动作或功能的公开可以不被理解为处于特定次序内。因此，多个动作或功能的公开将不把这些限制到特定次序，除非这样的动作或功能出于技术原因而不是可互换的。另外，在一些实施例中，单个动作可以包括多个子动作或者可以分解成多个子动作。这样的子动作可以被包括并且作为该单个动作的公开的部分，除非明确被排除。