本发明涉及半导体领域，具体而言，涉及一种压力传感器。
背景技术：
压阻式压力传感器是利用硅晶体的压阻效应制成的传感器，一般压阻式压力传感器是在压力敏感膜片上做四个等值电阻的应变元件，从而构成惠斯通电桥。当惠斯通电桥受到压力作用时，一对桥臂的电阻变大，另一对桥臂电阻变小，惠斯通电桥失去平衡，输出与压力成正比的电压。
由于硅压阻式压力传感器的灵敏系数比金属应变的灵敏系数大50至100倍，故硅压阻式压力传感器的满量程输出可达几十毫伏至二百多毫伏，有时不需放大便可直接测量。硅压阻式压力传感器还有易于微型化、测量范围宽、频率响应好和精度高等特点。然而在使用过程中，硅压阻式压力传感器对温度很敏感，在具体的应用电路中需要采用温度补偿。
组成硅压阻压力传感器的桥臂电阻通常是由反偏PN结来实现，理论和实验证明，PN结结深越深，PN结漏电越小，由此制造的硅压阻式压力传感器越稳定、可靠性越高。然而增加PN结深度，PN结的横向扩散也会增大，较大的扩散结深将使桥臂电阻急剧下降，从而导致压力传感器的电流和功耗增大，为了保持传感器性能，不得不增大芯片面积，以保持一定的桥臂电阻值，因此现有技术中硅压阻式压力传感器器件性能要求与器件结构的矛盾，即较深的PN结结深与较小的器件面积之间的矛盾亟待解决。
技术实现要素：
有鉴于此，本发明提供了一种压力传感器，以改善现有的压力传感器存在较深的PN结结深与较小的器件面积之间的矛盾。
为实现上述目的，本发明提供如下技术方案：
一方面，本发明实施例提供了一种压力传感器，包括：衬底、所述衬底的表面开设有四个闭环沟槽，所述四个闭环沟槽中的每个闭环沟槽均设置有P型半导体以及阻隔层，所述阻隔层围绕所述P型半导体设置，以通过所述阻隔层阻止所述P型半导体的横向扩散。
通过在P型半导体材料的周围设置阻隔层的方式可以有效阻止P 型半导体的横向扩散，从而使得本发明实施例提供的压力传感器可以在保持PN结结深较深的同时没有较多的横向扩散，实现PN结结深较深的同时，器件面积也较小。
在一个可能的设计中，所述四个闭环沟槽包括第一闭环沟槽、第二闭环沟槽、第三闭环沟槽以及第四闭环沟槽，所述P型半导体包括第一P型半导体、第二P型半导体、第三P型半导体以及第四P型半导体，所述阻隔层包括第一阻隔层、第二阻隔层、第三阻隔层以及第四阻隔层；所述第一闭环沟槽的侧壁设置有所述第一阻隔层，所述第一阻隔层包围所述第一P型半导体；所述第二闭环沟槽的侧壁设置有所述第二阻隔层，所述第二阻隔层包围所述第二P型半导体；所述第三闭环沟槽的侧壁设置有所述第三阻隔层，所述第三阻隔层包围所述第三P型半导体；所述第四闭环沟槽的侧壁设置有所述第四阻隔层，所述第四阻隔层包围所述第四P型半导体。
相应的阻隔层具体位于相应闭环沟槽的侧壁位置，即阻隔层仅仅阻止了被阻隔层包围的P型半导体的横向扩散，而不会阻止P型半导体的纵向扩散，P型半导体的纵向扩散能够更好地降低反偏PN结的漏电。
在一个可能的设计中，所述第一闭环沟槽、第二闭环沟槽、第三闭环沟槽以及第四闭环沟槽均为矩形闭环沟槽。
第一闭环沟槽、第二闭环沟槽、第三闭环沟槽以及第四闭环沟槽均可以为矩形闭环沟槽，从而可以在矩形闭环沟槽内形成相应的P 型桥臂电阻，也可以为其他形状，例如椭圆形，闭环沟槽的具体形状不应该理解为是对本发明的限制。
在一个可能的设计中，所述第一闭环沟槽与所述第三闭环沟槽平行设置于所述衬底，所述第二闭环沟槽与所述第四闭环沟槽平行设置于所述衬底，所述第一闭环沟槽与所述第二闭环沟槽相垂直，也可以为其它形状，比如相平行，四个闭环沟槽之间的相互位置不应该理解为是对本发明的限制。
第一闭环沟槽、第二闭环沟槽、第三闭环沟槽以及第四闭环沟槽可以围成矩形形状，从而在连接导线后能够更便捷地形成惠斯通电桥。
在一个可能的设计中，还包括第一氧化层以及第二氧化层，所述阻隔层与所述衬底之间设置有所述第一氧化层，所述阻隔层与所述 P-型半导体之间设置有第二氧化层。
具体可以通过热氧化或LPCVD(Low Pressure Chemical Vapor Deposition)低压力化学气相沉积法的方式，在硅片表面和沟槽侧壁生长一定厚度的高质量氧化层，从而作为MOS结构的栅氧化层。
在一个可能的设计中，所述阻隔层为多晶硅阻隔层。
衬底与多晶硅阻隔层之间可以形成具有耗尽特性MOS结构，使得衬底中的多数载流子减少，从而显著降低反偏PN结漏电，提高压力传感器的稳定性和可靠性。
在一个可能的设计中，还包括顶层P型半导体，所述顶层P型半导体设置于所述P型半导体的远离所述衬底的一侧。
在一个可能的设计中，所述顶层P型半导体的掺杂浓度高于所述 P型半导体的掺杂浓度。
另一方面，本发明实施例还提供了一种压力传感器制造方法，所述方法包括：在衬底形成四个P型桥臂电阻；其中，四个P型桥臂电阻中的每个P型桥臂电阻的形成方式如下：在所述硅衬底的表面形成第一子闭环沟槽与第二子闭环沟槽；在所述第一子闭环沟槽的表面与第二子闭环沟槽的表面形成氧化层；以多晶硅材料填充所述第一子闭环沟槽与第二子闭环沟槽；在所述第一子闭环沟槽与第二子闭环沟槽包围的区域通过离子注入和扩散形成第一P型半导体材料。
本发明实施例在硅衬底的表面形成第一子闭环沟槽和第二子闭环沟槽，第一子闭环沟槽与第二子闭环沟槽可以围成矩形框的形状，然后以二氧化硅材料和多晶硅材料填充第一子闭环沟槽与第二子闭环沟槽，从而形成阻隔层，然后在阻隔层之间形成的矩形框区域通过离子注入和扩散第一P型半导体材料，从而形成P型桥臂电阻，四个P型桥臂电阻均可以通过上述方法形成，从而在被连接后形成压力传感器。
在一个可能的设计中，所述方法还包括：在所述第一P型半导体电阻的两端通过离子注入和扩散形成第二P型半导体材料。
在第一P型半导体的两端通过离子注入和扩散形成第二P型半导体，且第二P型半导体的掺杂浓度高于第一P型半导体的掺杂浓度，从而显著降低压力传感器桥臂电阻与金属引线之间的接触电阻。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a至图1e是本发明实施例提供的压力传感器的制造过程对应的结构示意图；
图2是本发明实施例提供的压力传感器的剖面图；
图3是图2示出的a所示区域的局部放大图；
图4是本申请实施例提供的压力传感器的一种具体实施方式的剖面图；
图5是本发明实施例提供的压力传感器的制造方法的流程图。
图标：110-衬底；120-闭环沟槽；121-第一闭环沟槽；122-第二闭环沟槽；123-第三闭环沟槽；124-第四闭环沟槽；130-P型半导体； 131-第一P型半导体；132-第二P型半导体；133-第三P型半导体； 134-第四P型半导体；140-阻隔层；141-第一阻隔层；142-第二阻隔层；143-第三阻隔层；144-第四阻隔层；150-第一氧化层；160-第二氧化层；170-顶层P型半导体；210-第一子闭环沟槽；220-第二子闭环沟槽；230-第三子闭环沟槽。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1a至图1e，图1a至图1e共同示出了本申请实施例提供的压力传感器，压力传感器包括衬底110，衬底110的表面开设有四个闭环沟槽120，四个闭环沟槽120中的每个闭环沟槽120均设置有P型半导体130以及阻隔层140。具体请参见图1d，图1d中的Ⅶ所示的图为Ⅷ所示的俯视图按照D-D箭头方向剖开形成的剖面图。
四个闭环沟槽120可以按照图1d中Ⅷ所示的俯视图的形状进行分布，四个闭环沟槽120均可以为矩形闭环沟槽120，四个闭环沟槽 120的每个闭环沟槽120内均设置有P型半导体130以及阻隔层140，阻隔层140具体可以设置在闭环沟槽120的侧壁位置，请参见图1d 中Ⅷ所示的俯视图，阻隔层140可以设置在矩形闭环沟槽120的沿边缘一周的位置，P型半导体130设置于阻隔层140围成的区域内。由于阻隔层140是围绕P型半导体130设置的，则阻隔层140可以阻止 P型半导体130在衬底110中的横向扩散。
四个闭环沟槽120可以包括第一闭环沟槽121、第二闭环沟槽 122、第三闭环沟槽123以及第四闭环沟槽124，其中，第一闭环沟槽121与第三闭环沟槽123平行设置于所述衬底110，第二闭环沟槽 122与第四闭环沟槽124平行设置于所述衬底110，第一闭环沟槽121 与第二闭环沟槽122相垂直。第一闭环沟槽121、第二闭环沟槽122、第三闭环沟槽123以及第四闭环沟槽124中均设置有P型半导体130 以及位于P型半导体130与衬底110之间的阻隔层140。
P型半导体130可以为掺入少量杂质硼元素的硅晶体，当然，也可以为其他的材质，例如P型半导体130还可以为掺入少量杂质铟元素的锗晶体，P型半导体130的具体材质不应该理解为是对本申请的限制。
P型半导体130具体包括第一P型半导体131、第二P型半导体 132、第三P型半导体133以及第四P型半导体134。其中，第一P 型半导体131设置于第一闭环沟槽121内，第二P型半导体132设置于第二闭环沟槽122内，第三P型半导体133设置于第三闭环沟槽 123内，第四P型半导体134设置于第四闭环沟槽124内，且半导体与对应的闭环沟槽120之间均有阻隔层140的间隔。
阻隔层140具体可以为多晶硅阻隔层140，阻隔层140包括第一阻隔层141、第二阻隔层142、第三阻隔层143以及第四阻隔层144。第一阻隔层141设置于第一闭环沟槽121的侧壁，第一阻隔层141 沿第一闭环沟槽121的一周包围所述第一P型半导体131。第二阻隔层142设置于第二闭环沟槽122的侧壁，第二阻隔层142沿第二闭环沟槽122的一周包围所述第二P型半导体132。第三阻隔层143设置于第三闭环沟槽123的侧壁，第三阻隔层143沿第三闭环沟槽123 的一周包围所述第三P型半导体133。第四阻隔层144设置于第四闭环沟槽124的侧壁，第四阻隔层144沿第四闭环沟槽124的一周包围所述第四P型半导体130。
在阻隔层140与衬底110之间可以设置有第一氧化层150，阻隔层140与P型报道提之间可以设置有第二氧化层160。第一氧化层150 以及第二氧化层160均可以通过热氧化或LPCVD(Low Pressure Chemical Vapor Deposition)低压力化学气相沉积法的方式生成，作为MOS结构的栅氧化层。
请参见图1c和图2，其中，图1c中的Ⅸ示出的剖面图为Ⅹ示出的俯视图按照E-E方向剖出的示意图，P型半导体130的远离衬底110 的一侧还可以设置有顶层P型半导体170，顶层P型半导体170的掺杂浓度高于P型半导体130的掺杂浓度。
请参见图5，图5示出了本申请实施例提供的压力传感器的四个 P型桥臂电阻中的每个P型桥臂电阻的制造方法的流程示意图，具体包括如下步骤：
步骤S110，在所述硅衬底110的表面形成第一子闭环沟槽210 与第二子闭环沟槽220。
具体地，可以通过干法刻蚀的方式在硅衬底110表面形成第一子闭环沟槽210和第二子闭环沟槽220。
在硅衬底110表面形成第一子闭环沟槽210以及第二子闭环沟槽 220之前，所述方法还包括：在硅衬底110上生长一定厚度的氧化层，作为待刻蚀的硬掩膜x。然后通过光刻、刻蚀的方式打开需要刻蚀沟槽位置的硬掩膜x，请参见图1a，图1a中Ⅰ示出的剖面图为Ⅱ示出的俯视图沿A-A方向剖开形成的示意图。需要刻蚀沟槽的位置如图 1a中的Ⅱ所示，为四个矩形框形状。
通过干法刻蚀的方式在硅衬底110表面形成的第一子闭环沟槽 210和第二子闭环沟槽220请参见图1b，其中，图1b中Ⅲ示出的剖面图为图1b中Ⅳ示出的俯视图沿B-B方向剖开形成的示意图。
步骤S120，在所述第一子闭环沟槽210的表面与第二子闭环沟槽220的表面形成氧化层。
具体地，在第一子闭环沟槽210以及第二子闭环沟槽220内均可以形成一层氧化层，具体可以通过热氧化或LPCVD(Low Pressure Chemical Vapor Deposition)低压力化学气相沉积法的方式，在硅片表面和沟槽侧壁生长一定厚度的高质量氧化层，从而作为MOS结构的栅氧化层。
在步骤S120之前，所述方法还包括通过湿法刻蚀，去掉沟槽刻蚀时的硬掩膜x，即图1a与图1b中的硬掩膜x。
步骤S130，以多晶硅材料填充所述第一子闭环沟槽210与第二子闭环沟槽220。
具体可以通过LPCVD(Low Pressure Chemical Vapor Deposition) 低压力化学气相沉积法的方式在第一子闭环沟槽210与第二子闭环沟槽220内生长一定厚度的多晶硅，然后再通过干法反刻蚀工艺去掉衬底110表面多余的多晶硅，从而实现MOS结构。请参见图1c，图 1c中Ⅴ示出的剖面图为Ⅵ示出的俯视图沿C-C方向剖开形成的示意图。多晶硅材料填充进图1c中Ⅵ示出的四个矩形框的位置。
步骤S140，在所述第一子闭环沟槽210与第二子闭环沟槽220 之间形成第一P型半导体131材料。
具体地，通过光刻、离子注入及退火工艺或者光刻、掩膜刻蚀、硼扩散方式形成第一P型半导体131材料。第一P型半导体131材料可以作为P桥臂电阻。请参见图1d，图1d的Ⅶ示出的剖面图为Ⅷ示出的俯视图沿D-D方向剖开形成的示意图。
在步骤S140之后，所述方法还包括在所述第一P型半导体131 材料的表面通过离子注入和扩散第二P型半导体132材料。
第一P型半导体131与第二P型半导体132均是通过离子注入和扩散的方式形成，第一P型半导体131的掺杂浓度低于第二P型半导体132的掺杂浓度，因此第一P型半导体具体可以为P-型半导体，第二P型半导体具体可以为P+型半导体。
通过光刻、离子注入及退火工艺或者光刻、掩膜刻蚀、硼扩散方式形成形成第二P型半导体132材料，第二P型半导体132材料的掺杂浓度高于第一P型半导体131材料，以控制压力传感器的零位和满量程温度系数。请参见图1e，图1e中的Ⅸ示出的剖面图为Ⅹ示出的俯视图沿E-E方向剖开形成的示意图。
请参见图2和图3，图2和图3共同示出了压力传感器的结构示意图，压力传感器的衬底110通常为掺入少量杂质磷元素的硅晶体，掺杂浓度较低，因此衬底110通常接最高电压。P型半导体130材料与衬底110之间形成反偏的PN结。衬底110与氧化层以及多晶硅阻隔层140之间形成具有耗尽特性的MOS结构，N耗尽层y可以降低反偏PN结漏电流，使得衬底110中的多数载流子减少，从而可以显著降低反偏的PN结漏电，从而提高压力传感器的稳定性和可靠性。
四个闭环沟槽围成的P型压敏电阻可能设置于压力传感器的四边，在有压力作用于压力敏感膜上时，P型压敏电阻分别承受X方向和Y方向的应力。所述四个闭环沟槽围成的P型压敏电阻组成惠斯通电桥，以便于在有压力作用时，有几十到几百毫伏的输出电压变化。所述四个闭环沟槽围成的P型压敏电阻也可能平行设置于压力传感器的表面，请参见图4，背腔z有质量块。同理，所述四个闭环沟槽围成的P型压敏电阻组成惠斯通电桥，以便于在有压力作用时，有几十到几百毫伏的输出电压变化。
在本申请实施例提供的压力传感器中，由于P型半导体130材料与衬底110之间形成的反偏的PN结具有带耗尽型MOS结构，因此该PN结可以实现在工作状态极低漏电，从而保证压力传感器的高稳定性和高可靠性。由于第一P型半导体131材料的表面的两端覆盖有掺杂浓度较高的第二P型半导体132材料，因此压力传感器的桥臂电阻和金属引线之间的接触电阻被极大地降低，压力传感器特性受温度的影响随之显著降低。多晶硅材料形成的阻隔层140较大的限制了 PN结的横向扩散宽度，既保证了压力传感器的高稳定性和高可靠性，又可以实现较小的芯片面积，能够较好地控制芯片制造成本。
为使本发明实施例的目的、技术方案和优点更加清楚，上面结合本发明实施例中的附图，对本发明实施例中的技术方案进行了清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以上对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。