一种上电电压检测电路、电子器件以及物联网设备的制作方法

本发明涉及电子电路设计领域，特别涉及一种上电电压检测电路、电子器件以及物联网设备。

背景技术：

在集成电路(integratedcircuit，简称ic)中，通常需要对上电电压进行检测，尤其适用于ic工作在多供电模式下的情形，通过检测可以确定ic处于哪一供电模式，以使得ic进行相应的操作。

在现有技术中，可以采用电压比较器进行上电电压的检测，以确认其处于哪一供电电压范围；例如可以在电压比较器的一个输入端接入带隙基准源产生的基准电压，另一输入端接入所述上电电压，并通过电压比较器的输出逻辑判定所述上电电压所处的供电电压范围。

然而，现有技术方案需要额外引入基准电压，可能引入额外的电路可靠性问题，同时也需要额外付出更多的电路面积和功耗。与此同时，低功耗设计成为电子芯片和电子产品设计的主流。那么，在对上电电压进行检测时，提高检测电路稳定性并兼顾检测电路的低功耗需求是十分必要的。

技术实现要素：

本发明解决的一个技术问题是如何在对上电电压进行检测时，提高检测电路稳定性并兼顾检测电路的低功耗需求。

为解决上述技术问题，本发明实施例提供一种上电电压检测电路，所述上电电压检测电路包括：检测单元，适于检测电源端口接收的上电电压，响应于所述上电电压大于开启电压，所述检测单元的输出端产生导通电压；非电阻负载单元，耦接所述检测单元的输出端，其控制端接入第一控制电压，所述非电阻负载单元的第一端和第二端之间的阻抗值由所述第一控制电压控制，所述非电阻负载单元串联于所述上电电压经由所述检测单元至参考地的电通路上；反馈控制单元，适于根据所述导通电压产生所述第一控制电压；其中，响应于所述上电电压小于等于翻转电压，所述第一控制电压控制所述非电阻负载单元的第一端和第二端之间的阻抗值为第一阻抗，以使得所述导通电压为第一逻辑电平，所述翻转电压大于所述开启电压；响应于所述上电电压大于所述翻转电压，所述第一控制电压控制所述非电阻负载单元的第一端和第二端之间的阻抗值为第二阻抗，以使得所述导通电压为不同于所述第一逻辑电平的第二逻辑电平，所述第二阻抗大于所述第一阻抗。

可选地，所述检测单元包括一个或者多个串联的二极管。

可选地，所述非电阻负载单元包括：第一晶体管，其控制端接入所述第一控制电压，其输出端耦接所述检测单元的输出端，其输入端直接或者间接地耦接所述参考地，响应于所述上电电压小于等于所述翻转电压，所述第一控制电压控制所述第一晶体管导通，响应于所述上电电压大于所述翻转电压，所述第一控制电压控制所述第一晶体管关断。

可选地，所述第一晶体管为nmos晶体管。

可选地，所述反馈控制单元包括：输出逻辑子单元，其输入端接入所述导通电压，适于对所述导通电压进行逻辑运算，以产生第二控制电压；开关单元，其控制端接入所述第二控制电压，其输入端接入关联电压，其输出端输出所述第一控制电压，所述关联电压与所述上电电压相关联，响应于所述上电电压小于等于所述翻转电压，所述开关单元导通，以使得所述第一控制电压等于所述关联电压，响应于所述上电电压大于所述翻转电压，所述开关单元关断。

可选地，所述输出逻辑子单元包括：第一反相器，其输入端接入所述导通电压，其输出端输出所述第二控制电压。

可选地，所述输出逻辑子单元包括：滞回比较器，其输入端接入所述导通电压，其输出端输出所述第二控制电压，响应于所述上电电压大于所述翻转电压，所述导通电压大于所述滞回比较器的上限阈值电压。

可选地，所述开关单元包括：第二晶体管，其控制端接入所述第二控制电压，其输出端接入所述关联电压；第三晶体管，其控制端接入第三控制电压，其输出端耦接所述第二晶体管的输入端，所述第三晶体管的输入端直接或者间接地耦接所述参考地；第二反相器，其输入端接入所述第二控制电压，其输出端输出所述第三控制电压；其中，响应于所述上电电压小于等于所述翻转电压，所述第二晶体管导通，所述第三晶体管关断，以使得所述开关单元导通；响应于所述上电电压大于所述翻转电压，所述第二晶体管关断，所述第三晶体管导通，所述开关单元关断。

可选地，所述上电电压检测电路还包括：第一分压电阻，其第一端接入所述上电电压；第二分压电阻，其第一端耦接所述第一分压电阻的第二端和所述第二晶体管的输出端并输出所述关联电压，所述第二分压电阻的第二端耦接所述第三晶体管的输入端。

可选地，所述上电电压为io接口电路的供电电压，所述输出逻辑子单元和第二反相器与所述io接口电路处于不同的电源域。

为解决上述技术问题，本发明实施例还提供一种电子器件，所述电子器件包括上述上电电压检测电路。

为解决上述技术问题，本发明实施例还提供一种物联网设备，所述物联网设备包括上述电子器件。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例的上电电压检测电路可以包括：检测单元，适于检测电源端口接收的上电电压，响应于所述上电电压大于开启电压，所述检测单元的输出端产生导通电压；非电阻负载单元，耦接所述检测单元的输出端，其控制端接入第一控制电压，所述非电阻负载单元的第一端和第二端之间的阻抗值由所述第一控制电压控制，所述非电阻负载单元串联于所述上电电压经由所述检测单元至参考地的电通路上；反馈控制单元，适于根据所述导通电压产生所述第一控制电压；进一步地，所述上电电压检测电路可以分别在所述上电电压小于等于所述翻转电压以及在所述上电电压大于所述翻转电压时，通过所述第一控制电压将所述非电阻负载单元的第一端和第二端之间的阻抗值分别调整为第一阻抗和第二阻抗，对应地，所述导通电压为不同的逻辑电平，以指示所述上电电压与翻转电压之间的大小关系，来确定所述电源端口所处的供电模式。一方面，相较于现有技术方案，本发明实施例方案无需引入额外的基准电压，具有更好的电路稳定性，另一方面，由于采用非电阻负载单元作为负载，因此本发明实施例方案消耗的静态功耗较低，可以更好地降低检测电路的功耗。

进一步而言，所述反馈控制单元可以包括：输出逻辑子单元，所述输出逻辑子单元的输入端接入所述导通电压，适于对所述导通电压进行逻辑运算，以产生第二控制电压；开关单元，其控制端接入所述第二控制电压，其输入端接入关联电压，其输出端输出所述第一控制电压，所述关联电压与所述上电电压相关联，响应于所述上电电压小于等于所述翻转电压，所述开关单元导通，以使得所述第一控制电压等于所述关联电压，响应于所述上电电压大于所述翻转电压，所述开关单元关断；进一步地，所述输出逻辑子单元可以包括：滞回比较器，其输入端接入所述导通电压，其输出端输出所述第二控制电压，响应于所述上电电压大于所述翻转电压，所述导通电压大于所述滞回比较器的上限阈值电压。在所述上电电压出现毛刺使其在所述翻转电压附近浮动，但未低于所述滞回比较器的下限阈值电压时，根据所述滞回比较器的滞回特性，可以保证所述第二控制电压的稳定性，以提高所述上电电压检测电路的电路可靠性。

进一步而言，所述上电电压检测电路还可以包括第一分压电阻和第二分压电阻。由于所述关联电压是根据所述上电电压经由所述第一分压电阻和第二分压电阻的分压得到的，也即作用于所述第一晶体管的控制端的第一控制电压是低于所述上电电压的，因此可以降低所述第一晶体管的器件压力，以防止其控制电压过高而影响器件性能。

附图说明

图1是本发明实施例一种上电电压检测电路的示意性结构框图。

图2是本发明实施例另一种上电电压检测电路的示意性结构框图。

图3是本发明实施例一种上电电压检测电路的电路图。

图4是图3所示的上电电压检测电路的一种仿真图。

具体实施方式

如背景技术部分所述，集成电路(integratedcircuit，简称ic)通常需要对上电电压进行检测，以确定ic处于哪一供电模式。在现有技术中，可以采用电压比较器进行上述检测，然而，该方案需要额外引入基准电压，可能引入额外的电路可靠性问题，同时也需要额外付出更多的电路面积和功耗。与此同时，低功耗设计成为电子芯片和电子产品设计的主流。那么，在对上电电压进行检测时，提高检测电路稳定性并兼顾检测电路的低功耗需求是十分必要的。

针对以上所述的技术问题，本发明实施例提出一种功耗较低且电路可靠性高的上电电压检测电路，其包括有检测单元、非电阻负载单元以及反馈控制单元，通过所述检测单元检测上电电压，在所述上电电压大于开启电压时检测单元产生导通电压，所述反馈控制单元根据所述导通电压产生第一控制电压以控制所述非电阻负载单元第一端和第二端之间的阻抗值；进一步地，在所述上电电压小于等于或者小于翻转电压(大于开启电压)时，所述第一控制电压控制所述阻抗值不同，以使得所述导通电压的逻辑电平不同，以指示所述上电电压与翻转电压之间的大小关系。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例一种上电电压检测电路的示意性结构框图。

图1所示的上电电压检测电路100可以包括检测单元10、非电阻负载单元20以及反馈控制单元30。

其中，所述检测单元10适于检测电源端口(图未示)接收的上电电压vddio，响应于所述上电电压vddio大于开启电压(图未示)，所述检测单元10的输出端产生导通电压vbo。其中，所述开启电压的大小与所述检测单元10的电路结构相关，而当所述上电电压vddio小于等于所述开启电压时，所述检测单元10的输出端不产生所述导通电压vbo。

作为一个非限制性的例子，在具体实施中，所述检测单元10可以包括一个或者多个串联的二极管(参见图3，图3以多个串联的二极管d1、d2、……以及dm为例进行示出，m为正整数)。相应地，所述开启电压等于所述一个二极管的开启电压或者多个串联的二极管的等效开启电压(也即各二极管的开启电压之和)。优选地，所述检测单元10可以包括多个串联的二极管，以便于调整通过所述二极管的数量调整所述开启电压。

所述非电阻负载单元20耦接所述检测单元10的输出端，其控制端接入第一控制电压v1，所述非电阻负载单元20的第一端和第二端之间的阻抗值由所述第一控制电压v1控制，所述非电阻负载单元20串联于所述上电电压vddio经由所述检测单元10至参考地vss的电通路上。其中，所述非电阻负载单元20为电阻以外的负载单元且其第一端和第二端之间的阻抗值是受控的，例如其可以是晶体管或其他电子部件，再或者是电子部件的组合。需要说明的是，本实施例对所述检测单元10和非电阻负载单元20串联于所述上电电压vddio至所述参考地vss的通路的具体方式不进行特殊限制，例如二者可以按照图1所示的方式进行连接，再或者二者可以互换位置。

所述反馈控制单元30适于根据所述导通电压vbo产生所述第一控制电压v1，以根据所述导通电压vbo控制所述非电阻负载单元20的第一端和第二端之间的阻抗值。具体地，响应于所述上电电压vddio小于等于翻转电压(图未示)，所述第一控制电压v1控制所述非电阻负载单元20的第一端和第二端之间的阻抗值为第一阻抗，以使得所述导通电压vbo为第一逻辑电平(例如逻辑低电平)，所述翻转电压大于所述开启电压；响应于所述上电电压vddio大于所述翻转电压，所述第一控制电压v1控制所述非电阻负载单元20的第一端和第二端之间的阻抗值为第二阻抗，以使得所述导通电压vbo为不同于所述第一逻辑电平的第二逻辑电平(例如逻辑高电平)，所述第二阻抗大于所述第一阻抗。

进一步而言，由于本发明实施例中的上电电压vddio检测电路可以分别在所述上电电压vddio小于等于所述翻转电压以及所述上电电压vddio大于所述翻转电压时，通过所述第一控制电压v1将所述非电阻负载单元20的第一端和第二端之间的阻抗值分别调整为第一阻抗和第二阻抗，对应地，所述导通电压vbo为不同的逻辑电平，以指示所述上电电压vddio与翻转电压之间的大小关系，来确定所述电源端口所处的供电模式。一方面，相较于现有技术方案，本发明实施例方案无需引入额外的基准电压，具有更好的电路稳定性，另一方面，由于采用非电阻负载单元20作为负载，因此本发明实施例方案消耗的静态功耗较低，可以更好地降低检测电路的功耗。

在具体实施中，本发明实施例的上电电压检测电路100可以承载于电路板，也可以用于ic中，也即作为承载于芯片的电子器件，本实施例不进行特殊限制。一般而言，ic通常至少可以包括主电路和输入输出(input/output，简称io)接口电路两个电路域。其中，所述主电路可以包括所述io接口电路以外的其他功能电路；所述主电路可以是知识产权(intellectualproperty，简称ip)核。所述主电路和io接口电路一般处于不同的电源域。

还需要说明的是，本发明实施例对所述第一阻抗和第二阻抗的大小并不进行特殊限制，只要所述第二阻抗大于所述第一阻抗即可。在具体实施中，所述第一阻抗可以为一较小且适当的值，优选地，所述第一阻抗大于所述检测单元10的等效阻抗；所述第二阻抗可以为无穷大，也即所述非电阻负载单元20的第一端和第二端完全关断。

一并参见图1和图2，优选地，在具体实施中，所述非电阻负载单元20可以包括第一晶体管(图2以nmos晶体管进行示出)mnl，所述第一晶体管mnl的控制端(也即nmos晶体管的栅极)接入所述第一控制电压v1，所述第一晶体管mnl的输出端(也即nmos晶体管的漏极)耦接所述检测单元10的输出端，所述第一晶体管mnl的输入端(也即nmos晶体管的源极)直接或者间接地耦接所述参考地vss，其中，间接地耦接表示可以经由其他电子部件进行间接耦接。响应于所述上电电压vddio小于等于所述翻转电压，所述第一控制电压v1控制所述第一晶体管mnl导通，也即对应于所述阻抗值为0ω；响应于所述上电电压vddio大于所述翻转电压，所述第一控制电压v1控制所述第一晶体管mnl关断，也即对应于所述阻抗值为无穷大。

进一步地，本领域技术人员理解的是，所述第一晶体管mnl可以为单极型晶体管(也称场效应管，如nmos晶体管或pmos晶体管)或双极型晶体管，其全称为双极性结型晶体管(bipolarjunctiontransistor，简称bjt)。在晶体管为单极型晶体管时，其控制端为栅极，其输入端和输出端可以分别为源极和漏极，或者互换；在晶体管为双极型晶体管时，其控制端为基极，其输入端和输出端可以分别为发射极和集电极，或者互换。为了简化，本文即以所述第一晶体管mnl为nmos晶体管为例进行说明。本领域技术人员还理解的是，在所述第一晶体管mnl为pmos晶体管或bjt时，可以适应性地调整所述非电阻负载单元20和检测单元10的具体电路连接方式，此处不予展开介绍。

进一步地，参见图2，图2所示出的上电电压检测电路200与图1所示出的上电电压检测电路100的电路结构和工作原理基本一致，其主要区别在于，在所述上电电压检测电路200中，所述反馈控制单元30可以包括输出逻辑子单元301和开关单元302。

具体而言，所述输出逻辑子单元301的输入端接入所述导通电压vbo，所述输出逻辑子单元301适于对所述导通电压vbo进行逻辑运算，以产生第二控制电压v2。在具体实施中，例如，所述输出逻辑子单元301可以为逻辑门器件或者组合逻辑电路，以实现对所述导通电压vbo的逻辑运算功能。

所述开关单元302的控制端接入所述第二控制电压v2，所述开关单元302的输入端接入关联电压vddio’，所述开关单元302的输出端输出所述第一控制电压v1，所述关联电压vddio’与所述上电电压vddio相关联，例如，所述关联电压vddio’可以等于所述上电电压vddio，或者所述关联电压vddio’可以与所述上电电压vddio呈线性关系，如比例关系，以使得本发明实施例的上电压检测电路200可以适用于针对2倍或更高倍的常规供电压的上电电压检测，以提高检测可靠性。进一步地，响应于所述上电电压vddio小于等于所述翻转电压，所述开关单元302导通，以使得所述第一控制电压v1等于所述关联电压vddio’，响应于所述上电电压vddio大于所述翻转电压，所述开关单元302关断。

作为一个非限制性的例子，在具体实施中，所述输出逻辑子单元301可以包括第一反相器(图未示)，所述第一反相器的输入端接入所述导通电压vbo，所述第一反相器的输出端输出所述第二控制电压v2，以使得所述第二控制电压v2和所述导通电压vbo的逻辑电平相反。

关于图2所示出的上电电压检测电路200的更多信息请参见前文对图1所示出的上电电压检测电路100的相关描述，此处不予赘述。

图3是本发明实施例一种上电电压检测电路的电路图。

参见图3，图3所示出的上电电压检测电路300与图2所示出的上电电压检测电路200的电路结构和工作原理基本一致，其主要区别在于，在所述上电电压检测电路300中，优选地，所述输出逻辑子单元(参见图2)可以包括滞回比较器u1。

其中，所述滞回比较器u1的输入端接入所述导通电压vbo，其输出端输出所述第二控制电压v2；响应于所述上电电压vddio大于所述翻转电压，所述导通电压vbo大于所述滞回比较器u1的上限阈值电压。本领及技术人员理解的是，滞回比较器又称施密特触发器，其具有滞回特性，其具有上限阈值电压和下限阈值电压；一般来说，当输入至所述滞回比较器u1的电平大于其上限阈值电压或小于其下限阈值电压时，其输出逻辑翻转，而在输入至其的电平介于其下限阈值电压和上限阈值电压时，其输出逻辑不变。

在本实施例中，由于在所述上电电压vddio大于所述翻转电压时，所述导通电压vbo大于所述滞回比较器u1的上限阈值电压，可以使得所述滞回比较器u1的输出逻辑翻转，以得到所述第二控制电压v2；此外，在所述上电电压vddio出现毛刺使其在所述翻转电压附近浮动，但未低于所述滞回比较器u1的下限阈值电压时，根据所述滞回比较器u1的滞回特性，可以保证所述第二控制电压v2的稳定性，以提高所述上电电压检测电路300的电路可靠性。

需要说明的是，本发明实施例对所述滞回比较器u1的下限阈值电压不进行特殊限制。

进一步而言，在本实施例中，所述开关单元302(参见图2)可以是任意适当的开关或者开关器件，例如，其可以为mos晶体管或bjt等半导体开关，还可以是常规的开关元件或封装于芯片的集成开关，本实施例不进行特殊限制。

作为一个非限制性的例子，所述开关单元302(参见图2)可以包括第二晶体管mnt、第三晶体管mnd以及第二反相器u2。本实施例对所述第二晶体管mnt和第三晶体管mnd的具体类型不进行特殊限制，为了简化，此处以二者均为nmos晶体管为例进行说明。

其中，所述第二晶体管mnt的控制端(也即nmos晶体管的栅极)接入所述第二控制电压v2，其输出端(也即nmos晶体管的漏极)接入所述关联电压vddio’；所述第三晶体管mnd的控制端(也即nmos晶体管的栅极)接入第三控制电压v3，其输出端(也即nmos晶体管的漏极)耦接所述第二晶体管mnt的输入端(也即nmos晶体管的源极)，所述第三晶体管mnd的输入端(也即nmos晶体管的源极)直接或者间接地耦接所述参考地vss；所述第二反相器u2的输入端接入所述第二控制电压v2，其输出端输出所述第三控制电压v3。

进一步，响应于所述上电电压vddio小于等于所述翻转电压，所述第二晶体管mnt导通，所述第三晶体管mnd关断，以使得所述开关单元(参见图2)导通；响应于所述上电电压vddio大于所述翻转电压，所述第二晶体管mnt关断，所述第三晶体管mnd导通，所述开关单元302(参见图2)关断。

进一步优选地，所述上电电压检测电路300还可以包括第一分压电阻r1和第二分压电阻r2。其中，第一分压电阻r1的第一端接入所述上电电压vddio；所述第二分压电阻r2的第一端耦接所述第一分压电阻r1的第二端和所述第二晶体管mnt的输出端并输出所述关联电压vddio’，所述第二分压电阻r2的第二端耦接所述第三晶体管mnd的输入端；可选地，所述第三晶体管mnd的输入端接参考地vss。

由于所述关联电压vddio’是根据所述上电电压vddio经由所述第一分压电阻r1和第二分压电阻r2的分压得到的，也即作用于所述第一晶体管mnl的控制端的第一控制电压v1是低于所述上电电压vddio的，因此可以降低所述第一晶体管mnl的器件压力，以防止其控制电压过高而影响器件性能。

在具体实施中，所述第一分压电阻r1和第二分压电阻r2可以由mos晶体管进行构建，以节约电路功耗；具体地，可以所述mos晶体管可以采用二极管的连接方式进行连接，以使得其呈阻性，利于功耗的节约；或者所述第一分压电阻r1和第二分压电阻r2可以为电阻，优选地，二者的阻值偏大，以节约电路功耗。

可选地，所述上电电压检测电路300还可以包括第三反相器u3，其适于根据所述第三控制电压v3得到其反相电压detect，外部电路(图未示)通过可以识别所述第三控制电压v3的反相电压detect的逻辑电平，来确定所述电源端口的供电模式。

关于图3所示出的上电电压检测电路300的更多信息请参见前文对图2所示出的上电电压检测电路200的相关描述，此处不予赘述。

图4是图3所示的上电电压vddio检测电路的一种仿真图。

一并结合图3和图4，所述上电电压检测电路300的工作过程如下。其中，以“0”表示逻辑低电平，以“1”表示逻辑高电平，并假设所述电源端口具有两种供电模式，分别为所述上电电压vddio为3v和5v。

串联的二极管d1至dm的等效开启电压约为3v，在所述上电电压vddio从0v上升至3v时，各个二极管未开启，其上也没有电流流过，不产生所述导通电压vbo，也即所述导通电压vbo为0，则所述第二控制电压v2为1，所述第三控制电压v3为0，进而所述第二晶体管mnt导通，所述第三晶体管mnd关断，则第一控制电压v1为1，所述第一晶体管mnl导通，但是其上不存在电流；在所述上电电压vddio从3v上升至5v的过程中，各个二极管开启，使得其上有电流流过，所述导通电压vbo开始上升，所述第一晶体管mnl的电流imnl也开始上升，在所述上电电压vddio大于4.1v(也即所述翻转电压)时，所述导通电压vbo被识别为1，进而所述第二控制电压v2为0，所述第三控制电压v3为1，进而所述第二晶体管mnt关断，所述第三晶体管mnd导通，使得所述第一控制电压v1为0，促使所述第一晶体管mnl关断，所述第一晶体管mnl的电流imnl骤降为0a，所述导通电压vbo骤增，其为所述上电电压vddio与开启电压之差；随着所述上电电压vddio从4.1v继续增加，所述导通电压vbo继续增加，所述第二控制电压v2和第三控制电压v3的逻辑电平，以及所述第一晶体管mnl的电流imnl维持不变。

在本发明实施例一种应用场景中，所述上电电压vddio为io接口电路(图未示)的供电电压，所述输出逻辑子单元301(图中未标示，可参见滞回比较器u1)和第二反相器u2与所述io接口电路处于不同的电源域，例如，所述输出逻辑子单元301和第二反相器u2可以位于主电路(图未示)中，并采用主电路的供电电压vddcore进行供电，所述主电路的供电电压vddcore一般小于所述上电电压vddio。

本发明实施例还公开了一种电子器件，所述电子器件可以以芯片的形式进行封装。具体地，所述电子器件可以包括图1至图3任一个所示出的上电电压检测电路，以使得所述电子器件具有较低的功耗和较好的电路稳定性。

本发明实施例还公开了一种物联网(internetofthings)设备，所述iot设备可以包括上述电子器件，以使得所述iot设备具有较低的功耗和较好的电路稳定性。例如，所述iot设备可以是智能家居设备或可穿戴设备等。

需要说明的是，本文中的“逻辑高电平”和“逻辑低电平”是相对的逻辑电平。其中，“逻辑高电平”指的是可被识别为数字信号“1”的电平范围，“逻辑低电平”指的是可被识别为数字信号“0”的电平范围，其具体电平范围并不做具体限制。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。