电路、检测装置、振荡器、电子设备、移动体及检测方法与流程

文档序号:11175906
电路、检测装置、振荡器、电子设备、移动体及检测方法与流程
本发明涉及一种电路装置、物理量检测装置、振荡器、电子设备、移动体以及主时钟信号的异常检测方法等。

背景技术:
为了对电路装置中的各种故障进行诊断,有时会在电路装置中设置故障诊断电路。例如CPU等外部装置经由电路装置的接口电路而读取这种故障诊断电路所输出的错误信息,从而实施与该错误信息相对应的工作。作为故障诊断电路的现有技术,存在有例如专利文献1所公开的技术。在专利文献1中,故障诊断电路实施对物理量检测装置的物理量变换器进行驱动的驱动电路和基于来自物理量变换器的检测信号来对物理量进行检测的检测电路的故障诊断,并由接口电路输出该错误信息。在上述那样的故障诊断电路基于使电路装置(例如逻辑电路等)工作的主时钟信号而进行工作的情况下,当该主时钟信号发生异常时可能无法输出错误信息。于是,外部装置无法准确地知晓电路装置有无错误,从而可能无法实施与错误相对应的工作。根据本发明的几个方式,能够提供一种即使在主时钟信号中发生了异常的情况下也能够将通知该异常的错误信息发送至外部的电路装置、物理量检测装置、振荡器、电子设备、移动体以及主时钟信号的异常检测方法等。专利文献1:日本特开2012-181677号公报

技术实现要素:
本发明是为了解决上述的课题中的至少一部分而被完成的,并且可以作为以下的形态或者方式来实现。本发明的一个方式涉及一种电路装置,该电路装置包括:控制电路,其基于主时钟信号而进行工作;接口电路,其具有寄存器部,并基于从外部被输入的外部时钟信号而向外部发送数据,所述寄存器部基于所述外部时钟信号而捕获所述主时钟信号的错误信息,并对所捕获的所述错误信息进行存储,所述接口电路将包含被存储于所述寄存器部中的所述错误信息在内的所述数据向外部进行所述发送。根据本发明的一个方式,对主时钟信号的错误信息进行存储的寄存器部基于从外部被输入的外部时钟信号而捕获错误信息。而且,捕获至寄存器部中的信息被发送到外部。由此,即使在主时钟信号中发生了异常的情况下,也能够将通知该异常的错误信息发送至外部。此外,在本发明的一个方式中,也可以采用如下方式,即,电路装置包括主时钟信号异常检测电路,所述主时钟信号异常检测电路对所述主时钟信号的异常进行检测,并且在检测到所述异常的情况下,将表示所述主时钟信号变得异常的所述错误信息输出至所述寄存器部。通过采用这种方式,在主时钟信号异常检测电路检测到主时钟信号的异常的情况下,错误信息成为表示主时钟信号变为异常的信息。例如,与错误信息相对应的错误信号成为激活状态。而且,该错误信息基于外部时钟信号而被捕获至寄存器部中。由此,能够将表示主时钟信号变得异常的错误信息发送到外部。此外,在本发明的一个方式中,也可以采用如下方式,即,所述寄存器部基于所述外部时钟信号而捕获来自所述主时钟信号异常检测电路的所述错误信息。通过采用这种方式,主时钟信号的错误信息基于独立于主时钟信号而被供给的外部时钟信号,而被捕获至寄存器部中。由此,即使在主时钟信号变得异常的情况下,也能够将该错误信息发送到外部。此外,在本发明的一个方式中,也可以采用如下方式,即,所述主时钟信号异常检测电路基于作为与所述主时钟信号不同的时钟信号的错误检测用时钟信号,而实施所述主时钟信号的异常的所述检测、和所述错误信息向所述寄存器部的所述输出。通过采用这种方式,即使在主时钟信号变得异常的情况下,也能够基于错误检测用时钟信号而实施主时钟信号的异常的检测、和错误信息的向寄存器部的输出。由此,在主时钟信号中存在异常的情况下,能够将表示该异常的错误信息发送到外部。此外,在本发明的一个方式中,也可以采用如下方式,即,电路装置包括使振子振荡的驱动电路,所述错误检测用时钟信号为通过使所述振子进行所述振荡而生成的时钟信号。以此方式,通过将使振子振荡而生成的时钟信号作为错误检测用同步信号来使用,从而能够利用独立于主时钟信号的时钟信号而对主时钟信号进行监测。此外,由于使用存在于电路装置内的时钟信号,因此无需冗长地设置时钟信号生成电路。此外,在本发明的一个方式中,也可以采用如下方式,即,所述主时钟信号异常检测电路具有:第一触发电路,其根据作为与所述主时钟信号不同的时钟信号的错误检测用时钟信号而对基于所述主时钟信号的输入时钟信号进行锁存;第二触发电路,其基于所述错误检测用时钟信号而对来自所述第一触发电路的第一输出信号进行锁存;逻辑异或电路,其求出所述第一输出信号、和来自所述第二触发电路的第二输出信号的逻辑异或;计数器,其基于所述错误检测用时钟信号而对所述逻辑异或电路的输出信号成为第一逻辑电平的期间进行计数,并在计数值达到预定值的情况下,输出表示所述主时钟信号变得异常的所述错误信息。当主时钟信号的逻辑电平不再发生变化时,逻辑异或电路的输出信号的逻辑电平也从第一逻辑电平起不再发生变化。计数器在检测到该逻辑电平不发生变化的情况持续了预定期间的情况下,将错误信息设为表示主时钟信号变为异常的信息。例如,使与错误信息相对应的错误信号成为激活状态。以此方式,能够检测出主时钟信号变为异常的情况。此外,在本发明的一个方式中,也可以采用如下方式,即,电路装置包括利用所述主时钟信号而进行工作的故障诊断电路,所述寄存器部具有捕获来自所述故障诊断电路的错误信息的故障诊断用寄存器。在这种故障诊断电路基于主时钟信号而进行工作的情况下,在主时钟信号变得异常时故障诊断电路的工作将停止。于是,即使在电路装置中发生错误的情况下也无法检测出该错误,从而不会将准确的错误信息捕获至接口电路的寄存器部中,因此错误不会被通知到外部。关于这一点,根据本发明的一个方式,能够至少将主时钟信号变为异常的情况通知到外部。此外,在本发明的一个方式中,也可以采用如下方式,即,所述接口电路为SPI(SerialPeripheralInterface:串行外设接口)方式或者I2C(Inter-IntegratedCircuit:内部集成电路)方式的接口电路。在这样的串行接口中,使用串行时钟线来实施通信。在本发明的一个方式中,将从该串行时钟线被输入的串行时钟信号作为外部时钟信号而将主时钟信号的错误信息捕获至接口电路的寄存器部中。由此,能够经由串行接口而将主时钟信号的错误信息发送到外部。此外,在本发明的一个方式中,也可以采用如下方式,即,包括生成所述主时钟信号的主时钟信号生成电路。根据本发明的一个方式,能够通过主时钟信号生成电路所生成的主时钟信号而使控制电路工作。而且,能够基于外部时钟信号而向寄存器部中捕获该主时钟信号的错误信息,并向外部发送包含该错误信息的数据。此外,本发明的其他方式涉及一种电路装置,该电路装置包括:主时钟信号异常检测电路,其对主时钟信号的异常进行检测;寄存器部,其基于从外部被输入的外部时钟信号而捕获所述主时钟信号的错误信息。通过采用这种方式,在主时钟信号异常检测电路检测出主时钟信号的异常的情况下,错误信号成为表示主时钟信号变为异常的信息。例如,与错误信息对应的错误信号成为激活状态。而且,能够基于外部时钟信号而向寄存器部中捕获该错误信息。此外,在本发明的其他方式中,也可以采用如下方式,即,电路装置包括接口电路,所述接口电路基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。通过采用这种方式,能够基于外部时钟信号而向外部发送包含被捕获于寄存器部中的错误信息在内的数据。由此,即使在主时钟信号中发生了异常的情况下,也能够将通知该异常的错误信息发送至外部。此外,本发明的另一其他方式涉及一种电路装置,该电路装置包括:异常检测电路,其基于与所述第一时钟信号不同的第二时钟信号,而对第一时钟信号的异常进行检测;寄存器部,其基于作为从外部被输入的外部时钟信号的第三时钟信号而捕获所述第一时钟信号的错误信息。通过采用这种方式,异常检测电路能够基于与第一时钟信号不同的第二时钟信号而对第一时钟信号的异常进行检测。而且,在第一时钟信号的异常被检测出的情况下,错误信息成为表示第一时钟信号变为异常的信息。例如,与错误信息对应的错误信号成为激活状态。而且,能够基于作为外部时钟信号的第三时钟信号而向寄存器部中捕获该错误信息。此外,本发明的另一其他方式涉及一种物理量检测装置,该物理量检测装置包括上述的任意一个方案所记载的电路装置和物理量变换器。此外,在本发明的其他方式中,也可以采用如下方式,即,所述物理量变换器为加速度检测元件以及角速度检测元件中的至少一方。此外,本发明的另一其他的方式涉及一种振荡器,该振荡器包括:上述的任意一个方案所记载的电路装置、振子。此外,本发明的另一其他的方式涉及一种电子设备,该电子设备包括上述的任意一个方案所记载的电路装置。此外,本发明的另一其他的方式涉及一种移动体,该移动体包括上述的任意一个方案所记载的电路装置。此外,本发明的另一其他的方式涉及一种异常检测方法,该异常检测方法利用所述主时钟信号以外的时钟信号而对主时钟信号的异常进行检测,并基于从外部被输入的外部时钟信号而向寄存器部中捕获所述主时钟信号的错误信息,并且基于所述外部时钟信号而向外部发送包含被存储于所述寄存器部中的所述错误信息在内的数据。附图说明图1为本实施方式的电路装置的第一结构例。图2为对故障诊断电路、接口电路的工作进行说明的时序图。图3为对主时钟信号异常检测电路、故障诊断电路、接口电路的工作进行说明的时序图。图4为本实施方式的电路装置的第二结构例。图5为本实施方式的电路装置的第三结构例。图6为本实施方式的电路装置的第四结构例。图7为主时钟信号异常检测电路的详细的结构例。图8为对主时钟信号未停止的情况下的主时钟信号异常检测电路的工作进行说明的时序图。图9为对主时钟信号停止的情况下的主时钟信号异常检测电路的工作进行说明的时序图。图10为主时钟信号生成电路的详细的结构例。图11为接口电路的详细的结构例。图12为对接口电路的工作进行说明的时序图。图13为物理量检测装置、应用于物理量检测装置中的情况下的电路装置的详细的结构例。图14为对角速度检测元件进行驱动的驱动电路、对来自角速度检测元件的检测信号进行检测的检测电路的详细的结构例。图15为对来自加速度检测元件的检测信号进行检测的检测电路的详细的结构例。图16为振荡器、应用于振荡器中的情况下的电路装置的详细的结构例。图17为包含本实施方式的电路装置的移动体、电子设备的示例。图18为包含本实施方式的电路装置的移动体、电子设备的示例。图19为包含本实施方式的电路装置的移动体、电子设备的示例。图20为包含本实施方式的电路装置的移动体、电子设备的示例。具体实施方式以下,对本发明的优选的实施方式进行详细说明。另外,在下文中所说明的本实施方式并非对权利要求中所记载的本发明的内容进行不当限定的方式,在本实施方式中所说明的全部结构并不一定均是作为本发明的解决方法所必需的结构。1.结构图1为本实施方式的电路装置20的第一结构例。电路装置20包括主时钟信号异常检测电路150、故障诊断电路160、接口电路130、控制电路110(处理电路)。电路装置20例如作为集成电路装置而构成。主时钟信号MCK为电路装置20的工作用(例如使逻辑电路同步工作)的时钟信号。例如,如利用图4的后文所述,主时钟信号MCK从设置在电路装置20中的主时钟信号生成电路120而被供给至电路装置20的各部。或者,主时钟信号MCK经由电路装置20的时钟信号输入端子而从电路装置20的外部(例如,振荡器、振荡电路、时钟生成电路或者包括所述装置中的任意一个的电路装置等)被输入,并且该被输入的主时钟信号MCK被供给至电路装置20的各部。控制电路110实施电路装置20的各个部分的控制或各种的数字信号处理。控制电路110为基于主时钟信号MCK而进行工作的逻辑电路。例如控制电路110包含多个触发电路和被设置在该触发电路之间的组合电路。而且,触发电路利用主时钟信号MCK而捕获组合电路的输出。这样的同步工作与基于主时钟信号MCK的工作相对应。例如,如利用图13等的后文所述,在对角速度或加速度进行检测的物理量检测装置300中应用了电路装置20(20a)的情况下,控制电路110(110a)实施驱动电路30或检测电路60的工作的控制、或经由接口电路130(130a)的通信的控制。此外,控制电路110(110a)实施针对被检测出的角速度数据或加速度数据的滤波处理或温度补偿处理等以作为数字信号处理。控制电路110既可以通过门阵列等ASIC来实现,也可以通过处理器(DSP、CPU)和在处理器中运行的程序(程序模块儿)来实现。故障诊断电路160为输出电路装置20的各个部分的错误信息EF(错误信号)的电路。具体而言,故障诊断电路160包含对错误信息EF进行存储的寄存器部162(寄存电路)。该寄存器部162基于主时钟信号MCK而捕获(锁存)错误信息EF,并且将该捕获了的错误信息EF输出至接口电路130。故障诊断电路160例如由逻辑电路等构成,其一部分或全部还可以与控制电路110一体地构成。错误信息EF为表示在与该错误信息EF相对应的电路或信号等中是否存在异常的信息、或者表示异常的种类的信息。即,从电路装置20的各个部分向故障诊断电路160输入有异常检测信号,并基于该异常检测信号而生成错误信息EF。例如从控制电路110的异常检测电路向故障诊断电路160输入有异常检测信号FER。或者如利用图13等的后文所述,在对角速度或加速度进行检测的物理量检测装置300中应用了电路装置20(20a)的情况下,异常检测信号从驱动电路30或检测电路60的异常检测电路被输入至故障诊断电路160(160a)中。故障诊断电路160(160a)既可以将来自各个部分的异常检测信号就此作为错误信息EF,也可以对异常检测信号进行加工(例如对一个或多个异常检测信号进行逻辑运算)从而生成错误信息EF。错误信息EF为例如错误信号(例如错误标识),并且在与该错误信号对应的电路中检测出异常的情况、或者与该错误信号对应的种类的异常在电路中被检测出的情况下,错误信号成为激活状态。主时钟信号异常检测电路150基于与主时钟信号MCK不同的时钟信号亦即错误检测用时钟信号CKI而对主时钟信号MCK的异常进行检测,并将错误信息EMK(错误信号)输出至接口电路130中。错误信息EMK为表示主时钟信号MCK中是否存在异常的信息,例如为错误信号(例如错误标识)。该错误信号在主时钟信号MCK的异常被检测出的情况下成为激活状态。主时钟信号MCK的异常为例如主时钟信号MCK的停止,并且为例如主时钟信号MCK的逻辑电平被固定为高电平或低电平的情况。这种异常的原因在于,例如生成主时钟信号MCK的电路(例如,图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)的异常(故障)、或者主时钟信号MCK的传送路径中的断线或短路等。错误检测用时钟信号CKI为独立于主时钟信号MCK的时钟信号。即,从与生成主时钟信号MCK的电路(例如,图4的主时钟信号生成电路120、或者设置在电路装置20的外部的主时钟信号生成电路)不同的电路被供给的时钟信号。错误检测用时钟信号CKI既可以从电路装置20的内部电路被供给,也可以从电路装置20的外部电路被供给。错误检测用时钟信号CKI优选为,在主时钟信号MCK激活的期间内成为激活状态的时钟信号。例如,如利用图14等的后文所述,在角速度传感器(陀螺仪传感器)中应用了电路装置20(20a)的情况下,来自对振子10进行驱动的驱动电路30的信号SYC(同步检波用信号)作为错误检测用时钟信号CKI而被使用。或者,如利用图16等的后文所述,在振荡器500中应用了电路装置20(20b)的情况下,来自振荡信号生成电路530的振荡信号OSCK作为错误检测用时钟信号CKI而被使用,其中,所述振荡信号生成电路530使用振子XTAL来生成振荡信号OSCK。接口电路130为实施电路装置20与外部装置200之间的通信(命令或数据的发送和接收)的电路。外部装置200为例如对电路装置20进行控制的CPU(CentralProcessingUnit:中央处理器)或微型计算机等处理器、或者ASIC(ApplicationSpecificIntegratedCircuit:专用集成电路)、汽车的ECU(ElectronicControlUnit:电子控制单元、或EngineControlUnit:发动机控制单元)等。在接口电路130中,经由时钟线LCK而输入有作为来自外部装置200的时钟信号的外部时钟信号EXCK。更详细而言,在实施命令或数据的发送和接收的通信期间内,经由时钟线LCK而被输入外部时钟信号EXCK的脉冲,而在通信期间以外,外部时钟信号被固定为固定的电位。此外,接口电路130与外部装置200经由数据线LDT而交换(输入输出)数据SDT(包含命令)。接口电路130包含基于外部时钟信号EXCK而进行工作的寄存器部134(寄存电路)。接口电路130将从外部装置200经由数据线LDT而被发送的数据SDT存储在寄存器部134中。此外,接口电路130将来自电路装置20的各个部分的信息(数据)存储在寄存器部134中,并且根据来自外部装置200的读取要求命令而向数据线LDT输出包含被存储在寄存器部134中的信息(数据)在内的数据SDT。例如,寄存器部134包括:主时钟错误信息用寄存器136,其基于外部时钟信号EXCK而捕获来自主时钟信号异常检测电路150的错误信息EMK;故障诊断用寄存器138,其基于外部时钟信号EXCK而捕获来自故障诊断电路160的错误信息EF。以下,对本实施方式的电路装置20的工作进行说明。图2为对故障诊断电路160、接口电路130的工作进行说明的时序图。另外,错误信息EF的时序图为与错误信息EF对应的错误信号的时序图。如图2的A1所示,假设异常检测信号FER从非激活(低电平,在广义上为第一逻辑电平)成为激活(高电平,在广义上为第二逻辑电平)。另外,虽然异常检测信号FER例如与主时钟信号MCK同步地(例如与上升沿同步地)发生变化,但并不限定于此。例如在来自模拟电路的异常检测信号等中,也可以与主时钟信号MCK非同步地发生变化。如A2所示,故障诊断电路160的寄存器部162利用主时钟信号MCK而捕获异常检测信号FER,并作为错误信息EF而进行输出。例如,在从异常检测信号FER成为激活状态起的第二次的主时钟信号MCK的上升沿处捕获异常检测信号FER。如A3所示,接口电路130的故障诊断用寄存器138利用外部时钟信号EXCK而捕获错误信息EF。例如,在从与错误信息EF对应的错误信号成为激活状态起的第二次的外部时钟信号EXCK的上升沿处捕获错误信息EF。在需要从外部装置200读取错误信息EF的情况下,该存储在故障诊断用寄存器138中的错误信息EF被输出至外部装置200。图3为对在主时钟信号MCK中发生了异常的情况下的主时钟信号异常检测电路150、故障诊断电路160、接口电路130的工作进行说明的时序图。另外,错误信息EF、EMK的时序图为与错误信息EF、EMK对应的错误信号的时序图。如图3的B1所示,假设在主时钟信号MCK中发生异常而停止(成为非激活状态)。如B2所示,考虑在主时钟信号MCK停止之后异常检测信号FER成为非激活状态的情况。在该情况下,如B3所示,由于主时钟信号MCK处于停止状态,因此故障诊断电路160的寄存器部162不会捕获异常检测信号FER,从而与错误信息EF对应的错误信号不会成为激活状态。因此,如B4所示,即使外部时钟信号EXCK的上升沿到来也不会向故障诊断用寄存器138捕获激活的错误信号(错误信息EF),从而错误不会通知到外部装置200中。在这种基于主时钟信号MCK而输出错误信息EF的情况下,如果该主时钟信号MCK停止则可能无法将错误信息发送至外部装置200中。此外,虽然当主时钟信号MCK停止时成为电路装置20的较多功能将停止等异常的状态,但外部装置200无法根据错误信息而知晓该状态。因此,在本实施方式中,如B5所示,主时钟信号异常检测电路150利用独立于主时钟信号MCK的错误检测用时钟信号CKI而进行工作,从而输出错误信息EMK。具体而言,在主时钟信号MCK停止之后,仅输入了预定数量的错误检测用时钟信号CKI的脉冲的情况下,与错误信息EMK对应的错误信号成为激活状态。虽然在图3中图示了在主时钟信号MCK停止之后的第二个错误检测用时钟信号CKI的上升沿处与错误信息EMK对应的错误信号成为激活状态的情况,但并不限定于此,预定数量也可以为2以外的数。如B6所示,主时钟错误信息用寄存器136利用外部时钟信号EXCK而捕获错误信息EMK。例如,在从与错误信息EMK对应的错误信号成为激活状态起的第二次的外部时钟信号EXCK的上升沿处捕获错误信息EMK。在存在有来自外部装置200的读取错误信息EMK的请求情况下,存储在该主时钟错误信息用寄存器136中的错误信息EMK被输出到外部装置200。外部装置200能够基于该错误信息EMK而实施重置(重启)电路装置20等处理。另外,在电路装置20中,实施基于与主时钟不同的时钟信号而定期地对被存储在主时钟错误信息用寄存器136中的值进行监测的处理,并且在成为表示主时钟错误信息用寄存器136中存在异常的错误信息EMK的情况下,电路装置20也可以实施自我重置(重启)等处理。根据以上的本实施方式,电路装置20具有:控制电路110,其基于主时钟信号MCK而进行工作;接口电路130,其具有寄存器部134,并基于从外部被输入的外部时钟信号EXCK而向外部发送数据SDT。寄存器部134基于外部时钟信号EXCK而捕获主时钟信号MCK的错误信息EMK,并对所捕获的错误信息EMK进行存储。接口电路130将包括被存储于寄存器部134中的错误信息EMK在内的数据SDT向外部进行发送。通过采用这种方式,即使在主时钟信号MCK中发生了异常的情况下,也能够将通知该异常的错误信息EMK发送到外部装置200中。即,如上文所述,在主时钟信号MCK变得异常的情况下,难以将电路装置20的错误发送到外部装置200中。关于这一点,在本实施方式中,由于接口电路130具有对主时钟信号MCK的错误信息EMK进行存储的寄存器部134,因此能够将该错误信息EMK发送到外部装置200中。由此,外部装置200至少能够知晓主时钟信号MCK的异常,从而能够实施与该错误对应的工作。此外,在本实施方式中,电路装置20包括对主时钟信号MCK的异常进行...
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1