一种适用于光纤振动传感的数据采集卡的制作方法

本发明涉及数据采集处理技术领域，更具体地，涉及一种适用于光纤振动传感的数据采集卡。

背景技术：

传统的数据采集系统往往采用单片机或数字信号处理器(DSP)作为控制器，控制模/数转换器(ADC)、存储器和其他外围电路的工作。但由于单片机本身的指令周期以及处理速度的影响，其时钟频率较低，各种功能都要靠软件的运行来实现，软件运行时间在整个采样时间中占有很大的比例，效率较低，很难满足系统对数据采集系统实时性和同步性的要求。基于DSP的数据采集系统虽然处理速度快，但成本较高，再者过于频繁的中断会使CPU的效率降低，响应速度变差。

技术实现要素：

本发明基于FPGA能够进行高速并行数据采集、DSP及ARM双核数据共享的构思，提供了一种适用于光纤振动传感的数据采集卡，能够实现系统对数据处理采集的实时性和同步性的要求，实现多模块对数据的高速并行处理。通过本发明提供的采集卡采集的数据可以实时判断光缆周围的外力破坏情况，从而智能识别外力入侵威胁程度，提高目前该领域监测设备的报警准确率。

为实现以上发明目的，采用的技术方案是：

一种适用于光纤振动传感的数据采集卡，包括双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元、数据传输单元及供电单元，其中双通道的模拟数字转换器ADC与FPGA数据采集存储单元连接，FPGA数据采集存储单元与DSP及ARM双核数据处理单元连接，DSP及ARM双核数据处理单元与数据传输单元连接，供电单元向双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元供电。

优选地，所述FPGA数据采集存储单元与DSP及ARM双核数据处理单元之间通过并行端口外设uPP实现连接。采用uPP实现FPGA数据采集存储单元与DSP及ARM双核数据处理单元之间的通信，uPP是一种专用数据线和最小的控制信号的多通道高速并行接口。

优选地，所述供电单元包括5V电源和与5V电源连接的三个TPS54331DR芯片，5V电源通过三个TPS54331DR芯片进行降压后分别供电于双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元。通过三个并行的TPS54331DR芯片将电源电压分别降至1.2V、2.5V、3.3V供响应模块使用。

优选地，所示数据传输单元采用LAN8710A模块，DSP及ARM双核数据处理单元处设置有MII接口，用于与LAN8710A模块连接。

优选地，所述DSP与ARM之间的连接通过中断寄存器实现。

FPGA数据采集存储单元通过双通道模拟数字转换器ADC进行数据的采集，然后将采集到的数据传至FPGA数据采集存储单元内的存储器，FPGA数据采集存储单元中的数据保存A模块和数据保存B模块将数据进行存储累加， 数据发送A模块和数据发送B模块负责将存储器中的数据读取至uPP总线，通过uPP总线将数据高速传给DSP及ARM双核数据处理单元，通过中断寄存器来实现DSP和ARM之间的通信，数据由DSP及ARM双核数据处理单元通过MII接口、LAN8710A、RJ45通道将数据传至上位机。

附图说明

图1为采集卡的结构示意图。

图2为供电单元的结构示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

以下结合附图和实施例对本发明做进一步的阐述。

实施例1

如图1所示，一种适用于光纤振动传感的数据采集卡，包括双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元、数据传输单元及供电单元，其中双通道的模拟数字转换器ADC与FPGA数据采集存储单元连接，FPGA数据采集存储单元与DSP及ARM双核数据处理单元连接，DSP及ARM双核数据处理单元与数据传输单元连接，供电单元向双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元供电。

本实施例中，所述FPGA数据采集存储单元与DSP及ARM双核数据处理单元之间通过并行端口外设uPP实现连接。采用uPP实现FPGA数据采集存储单元与DSP及ARM双核数据处理单元之间的通信，uPP是一种专用数据线和最小的控制信号的多通道高速并行接口。

本实施例中，如图2所示，所述供电单元包括5V电源和与5V电源连接的三个TPS54331DR芯片，5V电源通过三个TPS54331DR芯片进行降压后分别供电于双通道的模拟数字转换器ADC、FPGA数据采集存储单元、DSP及ARM双核数据处理单元。通过三个并行的TPS54331DR芯片将电源电压分别降至1.2V、2.5V、3.3V供响应模块使用。

本实施例中，所示数据传输单元采用LAN8710A模块，DSP及ARM双核数据处理单元处设置有MII接口，用于与LAN8710A模块连接。

本实施例中，所述DSP与ARM之间的连接通过中断寄存器实现。

其具体的工作过程如下：FPGA数据采集存储单元通过双通道模拟数字转换器ADC进行数据的采集，然后将采集到的数据传至FPGA数据采集存储单元内的存储器，FPGA数据采集存储单元中的数据保存A模块和数据保存B模块将数据进行存储累加， 数据发送A模块和数据发送B模块负责将存储器中的数据读取至uPP总线，通过uPP总线将数据高速传给DSP及ARM双核数据处理单元，通过中断寄存器来实现DSP和ARM之间的通信，数据由DSP及ARM双核数据处理单元通过MII接口、LAN8710A、RJ45通道将数据传至上位机。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。