毛刺信号检测电路、安全芯片和电子设备的制作方法

本申请实施例涉及电子领域，并且更具体地，涉及毛刺信号检测电路、安全芯片和电子设备。

背景技术：

安全芯片可以用于实现用户身份识别与关键数据存储等功能，其被广泛应用于金融领域，是攻击者的重点攻击对象。

攻击者可以通过故障攻击(如毛刺(powerglitch)攻击)，使芯片工作在非正常状态下，从而导致芯片发生错误行为；此时，攻击者可以利用故障分析技术轻易获取安全芯片中的机密数据。

通常情况下，可以通过毛刺信号检测电路检测电源电压(或地电压)上的毛刺，并及时给出报警信号，从而增加芯片系统的鲁棒性和安全性。具体而言，毛刺信号检测电路需要包括电阻电容(rc)采样结构和比较器结构。rc采样结构利用低通滤波器采样电源电压(或地电压)，比较器结构通过电阻分压设置判定阈值，并通过比较采样的电源电压(或地电压)与判定阈值确定是否触发报警信号。rc采样结构的优点在于可以检测毫微秒(ns)级的毛刺，但rc较大的rc采样结构一般要求较大的芯片面积开销。比较器结构的优点在于可以精确设置判定阈值，但比较器结构中的静态偏置电流会使其存在静态偏置功耗。此外，现有的毛刺信号检测电路存在反应速度低、灵敏度低以及可移植性低等缺点。

技术实现要素：

提供了一种毛刺信号检测电路、安全芯片和电子设备，不仅能够检测电源电压或地电压上的毛刺，并且所述毛刺信号检测电路具有功耗低、面积小、速度快、灵敏度高以及可移植性强等优点。

第一方面，提供了一种毛刺信号检测电路，包括：

锁存器和信号输出模块；

所述锁存器的第一输入端连接至电源电压，所述锁存器的第一输出端连接至地电压，所述锁存器的第二输入端连接至所述锁存器的第三输出端，所述锁存器的第三输入端连接至所述锁存器的第二输出端，所述第二输出端或所述第三输出端连接至所述信号输出模块；

其中，所述电源电压上未出现毛刺信号且所述地电压上未出现毛刺信号时，所述锁存器用于将所述第二输入端的电压值维持在第一电压，并将所述第三输入端的电压值维持在第二电压，所述第一电压大于或小于所述第二电压；

所述信号输出模块用于根据所述第三输入端的电压值的变化生成并输出目标信号，所述目标信号用于指示所述电源电压或所述地电压是否出现毛刺信号。

基于锁存器检测电源电压或地电压上的毛刺，区别于传统的电阻电容采样结构和比较器结构。具体而言，锁存器不需要使用电阻，因此能够降低毛刺信号检测电路的面积以及硬件开销；锁存器的正反馈特性可以提高毛刺信号检测电路的检测速度；相比于电阻电容结构，锁存器的负阻迟滞特性，可以检测更低幅度的glitch信号，进而提升毛刺信号检测电路的灵敏度；锁存器的静态电流仅为所用器件的漏电电流，无静态偏置电流，能够降低毛刺信号检测电路的静态功耗；锁存器可以兼容数字(complementarymetal-oxide-semiconductortransistor，cmos)工艺，能够增强毛刺信号检测电路的可移植性。简而言之，所述毛刺信号检测电路不仅能够检测电源电压或地电压上的毛刺，并且所述毛刺信号检测电路具有功耗低、面积小、速度快、灵敏度高以及可移植性强等优点。

在一些可能实现的方式中，所述电源电压上未出现正方向上的毛刺信号且所述地电压上未出现负方向上的毛刺信号时，所述第三输入端的电压值的未发生变化，所述信号输出模块用于生成并输出第一信号，所述第一信号用于指示所述电源电压或所述地电压未出现毛刺信号；所述电源电压上出现正方向上的毛刺信号和/或所述地电压上出现负方向上的毛刺信号时，所述第三输入端的电压值的发生变化，所述信号输出模块用于根据所述第三输入端的电压值的变化生成并输出第二信号，所述第二信号用于指示所述电源电压或所述地电压出现毛刺信号。

在一些可能实现的方式中，所述毛刺信号检测电路还包括：

电容器，所述锁存器的第二输入端通过所述电容器电连接至所述地电压。

基于锁存器-电容器(latch-c)结构，可以使得所述锁存器的第二输入端n的电压值为“1”。

在一些可能实现的方式中，所述锁存器包括：

第一金属氧化物半导体mos管、第二mos管、第三mos管和第四mos管，所述第一mos管的源端连接至所述电源电压，所述第一mos管的栅端连接至所述第三mos管的栅端，所述第一mos管的漏端连接至所述第三mos管的漏端，所述第三mos管的源端连接至所述地电压，所述第二mos管的源端连接至所述电源电压，所述第二mos管的栅端连接至所述第四mos管的栅端，所述第二mos管的漏端连接至所述第四mos管的漏端，所述第四mos管的源端连接至所述地电压，所述第一mos管的栅端连接所述第二mos管的漏端，所述第二mos管的栅端连接至所述第一mos管的漏端。

在一些可能实现的方式中，所述毛刺信号检测电路还包括：

第五mos管，所述第五mos管的栅端连接至所述电源电压，所述第五mos管的源端连接至所述第二输入端，所述第五mos管的漏端连接至所述第三输入端。

在一些可能实现的方式中，所述电源电压上未出现负方向上的毛刺信号且所述地电压上未出现正方向上的毛刺信号时，所述第三输入端的电压值的未发生变化，所述信号输出模块用于生成并输出第三信号，所述第三信号用于指示所述电源电压或所述地电压未出现毛刺信号；所述电源电压上出现负方向上的毛刺信号和/或所述地电压上出现正方向上的毛刺信号时，所述第三输入端的电压值的发生变化，所述信号输出模块用于根据所述第三输入端的电压值的变化生成并输出第四信号，所述第四信号用于指示所述电源电压或所述地电压出现毛刺信号。

可以利用第五mos管对电源电压上出现的负方向glitch和地电压上出现的正方向glitch进行检测。换句话说，通过所述锁存器和所述第五mos管的配合，可以实现双向glitch的检测。

在一些可能实现的方式中，所述毛刺信号检测电路还包括：

使能控制电路，所述使能控制电路用于控制所述锁存器将所述第二输入端的电压值维持在所述第一电压，并将所述第三输入端的电压值维持在所述第二电压。

在一些可能实现的方式中，所述使能控制电路包括：

第六mos管和第七mos管，所述第六mos管的源端连接至所述电源电压，所述第六mos管的漏端连接至所述第二输入端，所述第七mos管的源端连接至所述地电压，所述第七mos管的漏端连接至所述第三输入端。

在一些可能实现的方式中，所述信号输出模块为d触发器。

在一些可能实现的方式中，所述毛刺信号检测电路还包括：

阈值判决模块，所述第二输出端或所述第三输出端通过所述阈值判决模块连接至所述信号输出模块，所述阈值判决模块用于放大所述第二输出端或所述第三输出端输出的信号，并将放大后的信号发送至所述信号输出模块。

通过锁存器与阈值判决模块的配合，可以检测更低幅度的glitch，进一步提升所述毛刺信号检测电路的灵敏度。

在一些可能实现的方式中，所述阈值判决模块包括：

第八mos管、第九mos管和第十mos管，所述第八mos管的源端连接至所述电源电压，所述第八mos管的栅端连接至所述第十mos管的栅端，所述第八mos管的漏端连接至所述第十mos管的漏端，所述第十mos管的源端连接至所述地电压，所述第九mos管的源端连接至所述电源电压，所述第九mos管的栅端连接至所述第十一mos管的栅端，所述第九mos管的漏端连接至所述第十一mos管的漏端，所述第十一mos管的源端连接至所述地电压，所述第八mos管的漏端连接所述第九mos管的栅端，所述第八mos管的栅端连接至所述第二输出端或所述第三输出端，所述第九mos管的漏端连接至所述信号输出模块。

在一些可能实现的方式中，所述第八mos管的宽长比小于第一预设阈值，所述第九mos管的宽长比大于第二预设阈值，所述第十mos管的宽长比大于第三预设阈值，所述第十一mos管的宽长比小于第四预设阈值，其中，所述第一预设阈值小于或等于所述第三预设阈值，所述第二预设阈值大于或等于所述第四预设阈值。

在一些可能实现的方式中，所述第八mos管和所述第十mos管形成第一反相器，所述第九mos管和所述第十一mos管形成第二反相器，所述第一反相器的翻转阈值小于所述第二反相器的翻转阈值。例如所述第一反相器的翻转阈值为0.3，所述第二反相器的翻转阈值为0.8，即通过降低所述第一反相器的翻转阈值和增大所述第二反相器的翻转阈值，进而提升所述毛刺信号检测电路100的灵敏度。

第二方面，提供了一种安全芯片，包括：

第一方面或第一方面中任一可能实现的方式中所述的毛刺信号检测电路。

第三方面，提供了一种电子设备，包括：

第二方面所述的安全芯片芯片；和

处理器，所述处理器用于接收所述安全芯片发送的目标信号，所述目标信号用于指示电源电压或地电压是否出现毛刺信号。

附图说明

图1和图2是本申请实施例的毛刺信号检测电路的示意性结电路图。

图3是本申请实施例的锁存器的第二输入端和第三输入端的电压状态的示意图。

图4是本申请实施例的阈值判决模块的示意性电路图。

具体实施方式

下面将结合附图，对本申请实施例中的技术方案进行描述。

电源毛刺(powerglitch)攻击通过快速改变输入到芯片的电源电压(或地电压)，使得芯片的某些电路单元受到影响；继而引起一个或者多个电路单元进入错误状态，使得芯片的处理器跳过或者根据错误状态实施错误操作；进而暴露了芯片内隐藏的安全信息。

图1是本申请实施例的毛刺信号检测电路100的示意性电路图。

请参见图1，所述毛刺信号检测电路100可以包括锁存器110和信号输出模块130；所述锁存器110的第一输入端连接至电源电压vdd，所述锁存器110的第一输出端连接至地电压gnd，所述锁存器110的第二输入端n连接至所述锁存器110的第三输出端，所述锁存器110的第三输入端m连接至所述锁存器110的第二输出端，所述第二输出端或所述第三输出端连接至所述信号输出模块130(附图以第二输出端连接至所述信号输出模块130为例)；或者说，所述锁存器110可以包括两个锁存器，所述第二输入端n和所述第二输出端分别为这两个反相器中的一个反相器中的mos管的栅端和漏端，所述第三输入端m和所述第三输出端分别为另一个反相器中的mos管的栅端和漏端。

其中，毛刺信号可以是电路的输入波形中包括有规律或没有规律的脉冲信号或尖峰信号。例如，电源电压上出现正方向的毛刺信号时的电压值等于所述电源电压上未出现毛刺信号时的电压值加所述毛刺信号的电压值。又例如，电源电压上出现负正方向的毛刺信号时的电压值等于所述电源电压上未出现毛刺信号时的电压值减去所述毛刺信号的电压值。

类似地，地电压上也可以出现正方向的毛刺信号和负方向的毛刺信号。

针对不稳定的电源电压，其也可以认为是稳定的电源电压上叠加有一个毛刺信号后的电压。针对不稳定的地电压，其也可以认为是在稳定的地电压上叠加一个毛刺信号后的电压。

其中，所述电源电压上未出现正方向的毛刺信号且所述地电压上未出现负方向上的毛刺信号时，所述锁存器110用于将所述第二输入端n的电压值维持在第一电压，并将所述第三输入端m的电压值维持在第二电压；所述信号输出模块130用于根据所述第三输入端m的电压值的变化生成并输出目标信号，所述目标信号用于指示所述电源电压或所述地电压是否出现毛刺信号。

其中，所述第一电压可以大于所述第二电压。例如，所述第一电压为“1”，所述第二电压为“0”。当然，所述第一电压也可以小于所述第二电压，例如，所述第一电压为“0”，所述第二电压为“1”。

基于锁存器110检测电源电压或地电压上的毛刺，区别于传统的电阻电容采样结构和比较器结构。具体而言，锁存器110不需要使用电阻，因此能够降低毛刺信号检测电路100的面积以及硬件开销；锁存器110的正反馈特性可以提高毛刺信号检测电路100的检测速度；相比于电阻电容结构，锁存器110的负阻迟滞特性，可以检测更低幅度的glitch信号，进而提升毛刺信号检测电路100的灵敏度；锁存器110的静态电流仅为所用器件的漏电电流，无静态偏置电流，能够降低毛刺信号检测电路100的静态功耗；锁存器110可以兼容数字cmos工艺，能够增强毛刺信号检测电路100的可移植性。简而言之，所述毛刺信号检测电路100不仅能够检测电源电压或地电压上的毛刺，并且所述毛刺信号检测电路100具有功耗低、面积小、速度快、灵敏度高以及可移植性强等优点。

基于以上技术方案，电源电压上未出现正方向的毛刺信号且所述地电压上未出现负方向上的毛刺信号时，所述第三输入端m的电压值的未发生变化，所述信号输出模块130用于生成并输出第一信号，所述第一信号用于指示所述电源电压或所述地电压未出现毛刺信号；所述电源电压上出现正方向的毛刺信号和/或所述地电压上出现负方向上的毛刺信号时，所述第三输入端m的电压值的发生变化，所述信号输出模块130用于根据所述第三输入端m的电压值的变化生成并输出第二信号，所述第二信号用于指示所述电源电压或所述地电压出现毛刺信号。

请继续参见图1，所述锁存器110可以包括第一金属氧化物半导体(metal-oxidesemiconductor，mos)管111、第二mos管112、第三mos管113和第四mos管114；所述第一mos管111的源端连接至所述电源电压，所述第一mos管111的栅端连接至所述第三mos管113的栅端，所述第一mos管111的漏端连接至所述第三mos管113的漏端，所述第三mos管113的源端连接至所述地电压，所述第二mos管112的源端连接至所述电源电压，所述第二mos管112的栅端连接至所述第四mos管114的栅端，所述第二mos管112的漏端连接至所述第四mos管114的漏端，所述第四mos管114的源端连接至所述地电压，所述第一mos管111的栅端连接所述第二mos管112的漏端，所述第二mos管112的栅端连接至所述第一mos管111的漏端。

此时，所述第一输入端为所述第一mos管111的源端和所述第二mos管112的源端，所述第二输入端n为所述第一mos管111的栅端和所述第三mos管113的栅端，所述第三输入端m为所述第二mos管112的栅端和所述第四mos管114的栅端，所述第一输出端为所述第三mos管113的源端和所述第四mos管114的源端，所述第二输出端为所述第一mos管111的漏端和所述第三mos管113的漏端，所述第三输出端为所述第二mos管112的漏端和所述第四mos管114的漏端，所述第一mos管111的漏端或所述第二mos管112的漏端可以连接至所述信号输出模块130(附图以所述第一mos管111的漏端连接至所述信号输出模块130为例)。

请继续参见图1，所述信号输出模块130可以为d触发器。此时，所述d触发器的重置(reset)端b连接至重置信号w；所述d触发器的d端连接至vdd；所述d触发器的检测端a连接至锁存器110的第二输出端(即所述第一mos管111的漏端)，用于接收检测信号，所述d触发器的输出端q用于输出目标信号(即预警(alarm)信号)。

当然，所述信号输出模块130还可以是其他器件，例如比较器。

应理解，上述针对图1的描述仅为示例，不应理解为对本申请的限制。

例如，由于第三输入端m连接至所述锁存器110的第二输出端，因此也可以通过其他方式描述所述d触发器的检测端a和所述锁存器110的第二输出端的连接关系。例如所述d触发器的检测端a连接至所述第三输入端m，又例如所述d触发器的检测端a通过所述第三输入端m连接至所述第二输出端，本申请实施例对此不做具体限定。

图2是图1所示的毛刺信号检测电路的示意性电路图。

请参见图2，所述毛刺信号检测电路还可以包括阈值判决模块120，所述第二输出端或所述第三输出端通过所述阈值判决模块120连接至所述信号输出模块130，所述阈值判决模块120用于放大所述第二输出端或所述第三输出端输出的信号，并将放大后的信号发送至所述信号输出模块130。

通过锁存器110与阈值判决模块120的配合，可以检测更低幅度的glitch，进一步提升所述毛刺信号检测电路100的灵敏度。

请继续参见图2，所述毛刺信号检测电路100还可以包括电容器160。

锁存器110的第二输入端n通过所述电容器160电连接至所述地电压。即通过对所述电容器160进行充电后，可以使得所述锁存器110的第二输入端n的电压值为“1”。

基于锁存器110-电容器160(latch-c)结构，可以使得所述锁存器110的第二输入端n的电压值为“1”。当然，所述电容器也可以被替换为其他储能器件，本申请实施例对此不做具体限定。

在本申请的一些实施例中，所述毛刺信号检测电路100还可以包括使能控制电路，所述使能控制电路用于控制所述锁存器110将所述第二输入端n的电压值维持在所述第一电压，并将所述第三输入端m的电压值维持在所述第二电压。即锁存器110可以是带使能控制的锁存器。当然，所述毛刺信号检测电路100也可以不包括使能控制电路，此时可以通过其它控制电路使得锁存器110可以将所述第二输入端的电压值维持在第一电压，并将所述第三输入端的电压值维持在第二电压，本申请实施例对此不做具体限定。

请继续参见图2，所述使能控制电路可以包括第六mos管140和第七mos管150，所述第六mos管140的源端连接至所述电源电压，所述第六mos管140的漏端连接至所述第二输入端n，所述第七mos管150的源端连接至所述地电压，所述第七mos管150的漏端连接至所述第三输入端m。

例如，所述第七mos管150的栅端用于接收第一信号r，所述第六mos管140的栅端用于接收第一信号r的反向信号r_b。例如，所述第一信号r可以是上述信号输出模块130的重置(reset)端b接收到的重置信号w。

例如，所述第一信号r为低电平时，所述第六mos管140和第七mos管150均导通，电源电压通过所述第六mos管140对所述电容器160进行充电，使得所述第二输入端n的第一电压为“1”，第三输入端m通过第七mos管150连接至地，以使得所述第三输入端m的第二电压为“0”。所述第一信号r为高电平时，所述第六mos管140和第七mos管150均断开，使得所述第二输入端n的第一电压维持在“1”，第三输入端m的第二电压维持在“0”。

即，所述使能控制电路能够通过控制所述第六mos管140将所述第二输入端n拉高至vdd，并通过控制第七mos管150将所述第三输入端m拉低至gnd。当所述第一信号为0时，所述第二输入端n的状态和所述第三输入端m的状态通过锁存器110的锁存保持不变，此时所述信号输出模块130输出的目标信号为“0”。

下面结合附图对所述毛刺信号检测电路100的工作原理进行详细说明。

当vdd、gnd上没有毛刺(glitch)信号出现时，经锁存器110作用，所述第二输入端n被所述第二mos管112拉高保持“1”状态，所述第三输入端m被所述第三mos管113拉低保持“0”状态。

此时，所述毛刺信号检测电路100的静态功耗仅为所用器件的漏电功耗。

当vdd上出现正方向glitch，并且glitch幅度大于所述第一mos管111阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第一mos管111栅端(即第二输入端n)的电压保持不变，其源端的电压增大；glitch幅度大于所述第一mos管111阈值电压时，所述第一mos管111导通，并对所述第三输入端m进行充电，使其电压上升；锁存器110触发所述第二输入端n的电压下降至“0”，所述第三输入端m的电压进一步上升至“1”，此时阈值判决模块120输出的检测(detection)信号被拉高至“1”。所述信号输出模块130检测到detection信号的上升沿后，更新d触发器输出状态，即所述信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当vdd上出现正方向glitch，并且glitch幅度接近所述第一mos管111阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第一mos管111栅端(即第二输入端n)的电压保持不变，其源端的电压增大，glitch幅度接近所述第一mos管111阈值电压时，vdd通过所述第一mos管111的漏电电压对所述第三输入端m充电，使其电压上升；通过所述第四mos管114对所述第二输入端n放电，使其电压下降；由于所述第三输入端m的电压上升会使得经过所述第一mos管111的电流下降，即所述第三输入端m电压不再进一步上升，所述第二输入端n的电压不再进一步下降；通过锁存器110的作用，所述第三输入端m经过一段时间后会下降至“0”，所述第二输入端n的电压经过一段时间后会上升至“1”。例如，n和电压和m点电压的状态可以如图3所示；阈值判决模块120可以检测到第三输入端m的电压在一段时间内处于维持上升的状态，并将这种状态判定为“1”，即输出(detection)信号被拉高至“1”。例如，阈值判决模块120检测到第三输入端m的电压v(m)与所述地电压gnd的差值v(m)-gnd的最大值大于或等于所述阈值判决模块120的第一阈值电压vthn时，所述阈值判决模块120发生信号翻转(从0到1)。所述d触发器检测到detection信号上升沿，更新d触发器输出状态，信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

应理解，图3仅为本申请的示例，不应理解为对本申请的限制。

例如，如果所述阈值判决模块120与所述锁存器110的第二输入端n相连，此时，所述阈值判决模块120检测到第二输入端n的电压在一段时间内处于维持下升的状态时，将这种状态判定为“1”，即输出(detection)信号被拉高至“1”。例如，阈值判决模块120检测到第二输入端n的电压v(n)与所述地电压gnd的差值小于或等于电源电压vdd与所述阈值判决模块120的第二阈值电压vthp的差值vdd-|vthp|时，所述阈值判决模块120发生信号翻转(从0到1)。所述信号输出模块130中的d触发器检测到detection信号下降沿，更新d触发器输出状态，信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当gnd上出现负方向glitch，并且glitch幅度大于所述第一mos管111阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，电容耦合导致所述第一mos管111栅端的电压下降，其源端的电压保持不变，glitch幅度大于所述第一mos管111阈值电压时，所述第一mos管111导通，并对第三输入端m进行充电，使其电压上升；锁存器110使得第二输入端n的电压下降至“0”，所述第三输入端m的电压进一步上升至“1”。此时，所述阈值判决模块120输出(detection)信号被拉高至“1”，信号输出模块130检测到detection信号的上升沿后，更新d触发器的输出状态，即信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当gnd上出现负方向glitch，并且glitch幅度接近所述第一mos管111阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，电容耦合导致所述第一mos管111栅端的电压下降，其源端的电压保持不变；glitch幅度接近所述第一mos管111阈值电压时，所述电源电压通过所述第一mos管111对第三输入端m进行充电，使其电压上升；经所述第四mos管114对所述第二输入端n进行放电，使其电压下降；所述第三输入端m的电压上升使得经过所述第一mos管111的电流下降，即所述第三输入端m的电压不再进一步上升，第二输入端n的电压不再进一步下降；通过锁存器110的作用，所述第三输入端m经过一段时间后会下降至“0”，所述第二输入端n的电压经过一段时间后会上升至“1”，具体地，n和电压和m点电压的状态可以如图3所示；阈值判决模块120可以检测到第三输入端m的电压在一段时间内处于维持上升的状态，并将这种状态判定为“1”，即输出(detection)信号被拉高至“1”。所述d触发器检测到detection信号上升沿，更新d触发器输出状态，信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

请继续参见图2，所述毛刺信号检测电路还可以包括第五mos管170，所述第五mos管170的栅端连接至所述电源电压，所述第五mos管170的源端连接至所述第二输入端n，所述第五mos管170的漏端连接至所述第三输入端m。当然，所述第五mos关170的漏端也可以连接至所述锁存器110的第二输出端。

例如，所述电源电压上未出现负方向上的毛刺信号且所述地电压上未出现正方向上的毛刺信号时，所述第三输入端m的电压值的未发生变化，所述信号输出模块130用于生成并输出第三信号，所述第三信号用于指示所述电源电压或所述地电压未出现毛刺信号；所述电源电压上出现负方向上的毛刺信号和/或所述地电压上出现正方向上的毛刺信号时，所述第三输入端m的电压值的发生变化，所述信号输出模块130用于根据所述第三输入端的电压值的变化生成并输出第四信号，所述第四信号用于指示所述电源电压或所述地电压出现毛刺信号。

即可以利用第五mos管170对电源电压上出现的负方向glitch和地电压上出现的正方向glitch进行检测。换句话说，通过所述锁存器110和所述第五mos管170的配合，可以实现双向glitch的检测。

具体而言，当vdd上出现负方向glitch，并且glitch幅度大于所述第五mos管170阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第五mos管170源端(即第二输入端n)的电压保持不变，其栅端的电源电压下降，glitch幅度大于所述第五mos管170阈值电压时，所述第五mos管170导通；所述电容器160通过所述第五mos管170对第三输入端m进行充电，使其电压上升，同时第二输入端n经过电荷分配后其电压下降；锁存器110进一步使得所述第二输入端n的电压下降至“0”，第三输入端m的电压进一步上升至“1”；此时，所述阈值判决模块120的输出(detection)信号被拉高至“1”，所述信号输出模块130检测到detection信号的上升沿后，更新d触发器输出状态，即信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当vdd上出现负方向glitch，并且glitch幅度接近所述第五mos管170阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第五mos管170源端(即第二输入端n)的电压保持不变，其栅端的电源电压下降，glitch幅度接近所述第五mos管170阈值电压时，所述电容器160通过所述第五mos管170对第三输入端m进行充电，使其电压上升，同时第二输入端n经过电荷分配后其电压下降；所述第三输入端m的电压上升使得经过所述第五mos管170的电流下降，即所述第三输入端m的电压不再进一步上升，第二输入端n的电压不再进一步下降；通过锁存器110的作用，所述第三输入端m经过一段时间后会下降至“0”，所述第二输入端n的电压经过一段时间后会上升至“1”，具体地，n和电压和m点电压的状态可以如图3所示；阈值判决模块120可以检测到第三输入端m的电压在一段时间内处于维持上升的状态，并将这种状态判定为“1”，即输出(detection)信号被拉高至“1”。所述d触发器检测到detection信号上升沿，更新d触发器输出状态，信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当gnd上出现正方向glitch，并且glitch幅度大于所述第五mos管170阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第五mos管170源端(即第二输入端n)的电压增大，其栅端的电压保持不变，glitch幅度大于所述第五mos管170阈值电压时，所述第五mos管170导通，所述电容器160通过所述第五mos管170对第三输入端m进行充电，使其电压上升，同时第二输入端n经过电荷分配后其电压下降；锁存器110进一步使得所述第二输入端n的电压下降至“0”，第三输入端m的电压进一步上升至“1”；此时，所述阈值判决模块120的输出(detection)信号被拉高至“1”，所述信号输出模块130检测到detection信号的上升沿后，更新d触发器输出状态，即信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

当vdd上出现负方向glitch，并且glitch幅度接近所述第五mos管170阈值电压时，所述信号输出模块130输出的目标信号用于指示电源电压或地电压上出现glitch。

结合图2来说，所述第五mos管170源端(即第二输入端n)的电压增大，其栅端的电压保持不变，glitch幅度接近所述第五mos管170阈值电压时，所述电容器160经所述第五mos管170对m点充电使m点电压上升，同时n点经电荷分配电压下降。glitch幅度接近所述第五mos管170阈值电压时，所述第五mos管170导通；所述电容器160通过所述第五mos管170对第三输入端m进行充电，使其电压上升，同时第二输入端n经过电荷分配后其电压下降；所述第三输入端m的电压上升使得经过所述第五mos管170的电流下降，即所述第三输入端m的电压不再进一步上升，第二输入端n的电压不再进一步下降；通过锁存器110的作用，所述第三输入端m经过一段时间后会下降至“0”，所述第二输入端n的电压经过一段时间后会上升至“1”，具体地，n和电压和m点电压的状态可以如图3所示；阈值判决模块120可以检测到第三输入端m的电压在一段时间内处于维持上升的状态，并将这种状态判定为“1”，即输出(detection)信号被拉高至“1”。所述d触发器检测到detection信号上升沿，更新d触发器输出状态，信号输出模块130输出的目标信号变为“1”，用于指示电源电压或地电压上出现glitch。

图4是本申请实施例的阈值判决模块120的示意性电路图。

请参见图4，所述阈值判决模块120可以包括第八mos管1211、第九mos管1221和第十mos管1212，所述第八mos管1211的源端连接至所述电源电压，所述第八mos管1211的栅端连接至所述第十mos管1212的栅端，所述第八mos管1211的漏端连接至所述第十mos管1212的漏端，所述第十mos管1212的源端连接至所述地电压，所述第九mos管1221的源端连接至所述电源电压，所述第九mos管1221的栅端连接至所述第十一mos管1222的栅端，所述第九mos管1221的漏端连接至所述第十一mos管1222的漏端，所述第十一mos管1222的源端连接至所述地电压，所述第八mos管1211的漏端连接所述第九mos管1221的栅端，所述第八mos管1211的栅端连接至所述第二输出端或所述第三输出端，所述第九mos管1221的漏端连接至所述信号输出模块130。

可选地，所述第八mos管1211的宽长比小于第一预设阈值，所述第九mos管1221的宽长比大于第二预设阈值，所述第十mos管1212的宽长比大于第三预设阈值，所述第十一mos管1222的宽长比小于第四预设阈值，其中，所述第一预设阈值小于或等于所述第三预设阈值，所述第二预设阈值大于或等于所述第四预设阈值，以提升所述阈值判决模块120的放大效果，进而提升毛刺信号检测电路100的灵敏度。

或者说，所述第八mos管1211和所述第十mos管1212形成第一反相器，所述第九mos管1221和所述第十一mos管1222形成第二反相器，所述第一反相器的翻转阈值小于所述第二反相器的翻转阈值。例如所述第一反相器的翻转阈值为0.3，所述第二反相器的翻转阈值为0.8，即通过降低所述第一反相器的翻转阈值提升所述毛刺信号检测电路100的灵敏度，进一步地，通过增大所述第二反相器的翻转阈值，保证所述毛刺信号检测电路100的稳定性。

应理解，上述0.3和0.8仅为示例，本申请对所述第一反相器的翻转阈值和所述第二反相器的翻转阈值不做具体限定。

本申请还提供了一种电子设备，所述电子设备可以包括上文所述的毛刺信号检测电路。

应理解，上文涉及的mos管可以是金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)。例如“n型”mos管(nmosfet)与“p型”mos管(pmosfet)。其中，“n型”mos管和“p型”mos管当作开关使用时，“n型”mos管(衬底pn结指向内的mos管或电流流出的mos管)的栅端接高电平时导通，接低电平时关断；“p型”mos管(pn结指向外的mos管或电流流入的mos管)的栅端接高电平时关断，接低电平时导通。

还应理解，图1至图4仅为本申请的示例，不应理解为对本申请的限制。

例如，可替代地，也可以将所述第三输出端连接至所述信号输出模块130。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及电路，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路、支路和模块，可以通过其它的方式实现。例如，以上所描述的支路是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到一个支路，或一些特征可以忽略，或不执行。

所述集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以该权利要求的保护范围为准。