一种芯片测试板及制作方法与流程

本发明涉及芯片测试领域，尤其涉及一种芯片测试板及制作方法。

背景技术：

芯片指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。随着消费类电子产品中芯片体积越来越小，成本压力越来越高，晶圆级芯片封装(wlcsp，waferleverchipscalepackaging)将越来越多的应用到芯片产品中。芯片复杂度高，为了保证出厂的芯片可靠性，需要在出厂前进行测试以确保功能完整性等，而芯片作为一个大规模生产的东西，大规模自动化测试是较佳的解决办法。

现有的测试负载板(loardboard，lb)设计方法是将芯片的socket直接和lb相连，并在lb上直接设计相关的电路并加工。然而因为背钻数量较多，背钻深度深，精度要求高，导致加工良率低。后期调试和量产的过程中，不容易定位问题发生的位置，不容易维修和更换。

如何解决传统自动测试设备(autotestequipment，ate)上信号孔对信号的影响，优化高速信号的性能，同时降低成本和定位难度，成为亟待解决的问题。

技术实现要素：

本发明解决的技术问题是如何优化高速信号的性能，同时节约成本和方便定位。

为解决上述技术问题，本发明实施例提供一种芯片测试板，包括：母电路板和子电路板；所述母电路板与所述子电路板电连接，其中：

所述母电路板用于设计芯片的普通信号测试电路；

所述子电路板用于设计芯片的高速信号测试电路；

所述母电路板和所述子电路板在进行测试时通过紧固件与针座连接固定，通过所述子电路板与所述针座接触以接收测试信号。

进一步优选的，所述母电路板用于设计芯片的普通信号电路具体包括：所述母电路板上设计芯片的数字电源信号的测试电路；

所述子电路板用于设计芯片的高速信号测试电路具体包括：所述子电路板上设计芯片的serdes和\或ddr高速信号的测试电路。

进一步优选的，还包括：

导电胶层，位于所述子电路板和所述母电路板之间，用于在测试时导通所述子电路板和所述母电路板。

进一步优选的，所述子电路板的顶层焊盘，用于在进行测试时与针座接触连接，以接收测试信号；

所述子电路板的底层焊盘，用于与所述母电路板或通过导电胶层与母电路板连接，并在测试时传输所述测试信号至所述母电路板。

进一步优选的，所述顶层焊盘的间距小于所述底层焊盘的间距。

进一步优选的，所述子电路板、所述母电路板通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接；

或；

所述子电路板、所述导电胶层、所述母电路板通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

进一步优选的，所述母电路板采用fr4板材，所述子电路板采用m7和\或rogers。

进一步优选的，所述子电路板采用多阶hdi工艺加工而成。

一种芯片测试板的制作方法，包括：

通过多阶hdi工艺加工制成用于包含芯片的高速信号测试电路的子电路板；

制作包含芯片的普通信号测试电路的母电路板。

进一步优选的，还包括：将所述子电路板、所述母电路板焊接固定，形成所述芯片测试板，使得所述芯片测试板在进行测试时，通过紧固件穿过所述针座的安装孔，与所述针座可拆卸连接；

或；

通过所述导电胶层连接所述子电路板和所述母电路板，形成所述芯片测试板，使得所述芯片测试板在进行测试时，通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

紧固件与现有技术相比，本发明实施例的技术方案采用子母电路板结构，优化高速信号的性能；用导电胶连接，能够解决传统ate板上信号孔对信号的影响。同时降低了小pitch高速lb的加工成本，后期调试和量产的过程中，更容易定位问题发生的位置，更容易维修和更换，节省量产的时间和资金成本。

附图说明

图1是本发明实施例一种芯片测试板的结构示意图；

图2是本发明实施例一种芯片测试板的另一种实施例的结构示意图；

图3是本发明实施例一种芯片测试板制作方法的示意图。

具体实施方式

在本发明的说明书中，具有相同名称的部件具有相同或相似的功能、位置关系和连接关系；具有相同或类似标记的信号具有相同或相似的功能、发送部件和接收部件。

为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例进行详细说明。

实施例一

图1是本发明实施例一种芯片测试板的结构示意图，本发明实施例提供一种芯片测试板，包括：母电路板和子电路板；所述母电路板与所述子电路板电连接，其中：

所述母电路板用于设计芯片的普通信号测试电路。

所述子电路板用于设计芯片的高速信号测试电路。

所述母电路板和所述子电路板在进行测试时通过紧固件与针座连接固定，通过所述子电路板与所述针座接触以接收测试信号。

优选的，所述母电路板用于设计芯片的普通信号电路具体包括：所述母电路板上设计芯片的数字电源信号的测试电路。

所述子电路板用于设计芯片的高速信号测试电路具体包括：所述子电路板上设计芯片的serdes和\或ddr高速信号的测试电路。

本发明实施例中芯片测试板的一个实施例包括：母电路板101和子电路板102，母电路板101与子电路板102电连接，其中：母电路板101用于设计芯片的普通信号测试电路，如数字电源信号的测试电路；子电路板102用于设计芯片的高速信号测试电路。

具体包括：子电路板102上设计芯片的serdes或ddr高速信号的测试电路。本发明实施例将普通信号与高速信号隔离，提升高速信号性能。

具体的，针对这种小pitch、传输速率比较高的芯片，一般lb设计方法是将芯片的socket(针座)直接和lb相连，并在lb上直接设计相关的电路并加工。但是对于高速信号，为保证信号质量，需要做隔离，高精度背钻等复杂处理，比如ddr信号，然而因为背钻数量较多，背钻深度深，精度要求高，导致加工良率低于10％。

本实施例中，将serdes与ddr等对于加工要求较高的信号和普通信号分解为两个设计，分别是子板和母板。子板上设计高速信号的线路，母板上设计普通信号的线路，这样不需要做隔离处理，就避免了背钻stub影响信号的性能。

本申请的技术方案，母电路板101的厚度不受ate测试要求的限制，相对于现有技术来说，避免了背钻数量较多，背钻深度深，精度要求高，导致加工良率低的问题。

实施例二

本发明实施例中芯片测试板的另一个实施例包括：母电路板101与子电路板102采用不同的材质制作而成。

其中，在母板上，只需要设计普通的数字电源等信号的测试电路，母电路板101可以采用fr4等普通板材，母电路板101的层数能够减少很多，板厚减薄，厚径比变小。相对于现有技术中，母电路板和子电路板不分离的设计方式，降低了成本和设计加工的难度。

其中，子电路板102可以采用m7或rogers等较好材质。

本发明实施例中芯片测试板的另一个实施例包括：子电路板102采用多阶hdi工艺加工，这种工艺采用激光钻孔，多次压合的方法，信号路径不受stub的影响，消除了通孔对信号的影响。

实施例三

如图2所示，本发明实施例中芯片测试板的另一个实施例包括：子电路板102的pitch间距范围是0.3～0.65mm，较优的，可以在子电路板102上将pitch从0.3或0.35mm扩大为0.65mm，从而降低母电路板101的设计加工难度。

具体的，子电路板102的顶层焊盘a，用于与针座连接，以接收测试信号。子电路板102的底层焊盘b，用于与母电路板101或通过导电胶层103与母电路板101连接，并在测试时传输测试信号至母电路板101。

由于将高速信号的线路设计在子电路板上，普通信号的线路设计在母电路板上，母电路板上焊盘的间距不受芯片间距的影响。

通过本实施例的结构可以使得子电路板的底层焊盘间距和母电路板的焊盘间距进一步扩大，由于间距的扩大，在很大程度上降低了设计、制作以及加工的难度。

其中，顶层焊盘a的间距小于底层焊盘b的间距。例如，顶层焊盘a的间距范围可以为0.3mm/0.35mm或0.35mm/0.4mm，底层焊盘b的间距则可以扩展为0.65mm。

示例性的，如图2所示，socket为针座，hdidaughterboard为子电路板，interposer为导电胶层，loadboard为母电路板。

顶层焊盘a位于图2中hdidaughterboard0.35/0.4picthside，底层焊盘b位于图2中hdidaughterboard0.65picthside。

实施例四

本发明实施例中芯片测试板的另一个实施例包括：子电路板、所述母电路板焊接固定后，通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

实施例五

本发明实施例中芯片测试板的另一个实施例包括：

导电胶层，位于所述子电路板和所述母电路板之间，用于在测试时导通所述子电路板和所述母电路板。

其中，所述子电路板、所述导电胶层、所述母电路板通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

本发明实施例中，母电路板101与子电路板102通过导电胶层103连接。

示例性的，当子电路板102通过导电胶层103与母电路板101连接时，子电路板102、导电胶层103和母电路板101的组装复用socket(针座)104安装孔。

其中，导电胶层103可以包括一块绝缘材料，在这块绝缘材料上有孔，通过在孔里面固定用于金属导电的pin，通过这些金属pin连接子板与母板。

示例性的，如图1、2所示，导电胶层103的方格部分是卡子，用来固定金属pin。

具体的，子电路板102、导电胶层103和母电路板101通过紧固件105与针座104可拆卸连接，当芯片测试板与针座104固定时，可以将芯片放置在针座104的凹部，通过测试机台对芯片进行测试。

其中，紧固件105可以包括螺丝和铆钉。

在本实施例中，采用此种方案后，不会有额外的设计空间要求，安装和更换便捷。同时母电路板101和子电路板102之间设有紧固件105，增加芯片测试板的稳定性。

实施例六

本发明还提供一种芯片测试板的制作方法的一个实施例，如图2所示，具体包括步骤：

s100通过多阶hdi工艺加工制成用于包含芯片的高速信号测试电路的子电路板。

s200制作包含芯片的普通信号测试电路的母电路板。

具体的，在实际场景中可以包括两种制作方式，具体包括：

第一种、将所述子电路板、所述母电路板焊接固定，形成所述芯片测试板，使得所述芯片测试板在进行测试时，通过紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

第二种、通过所述导电胶层连接所述子电路板和所述母电路板，形成所述芯片测试板，使得所述芯片测试板在进行测试时，通过所述紧固件穿过所述针座的安装孔，与所述针座可拆卸连接。

具体的，针对这种小pitch、传输速率比较高的芯片，一般lb设计方法是将芯片的socket(针座)直接和lb相连，并在lb上直接设计相关的电路并加工。但是对于高速信号，为保证信号质量，需要做隔离，高精度背钻等复杂处理，比如ddr信号，然而因为背钻数量较多，背钻深度深，精度要求高，导致加工良率低于10％。

本实施例中，将serdes与ddr等对于加工要求较高的信号和普通信号分解为两个设计，分别是子板和母板。由于子板上设计高速信号的线路，母板上设计普通信号的线路，这样不需要做隔离处理，就避免了背钻stub影响信号的性能。

在子板上，完成serdes与ddr等关键信号的设计，板子的厚度不受ate测试要求的限制，同时子板采用多阶hdi工艺加工。这种工艺采用激光钻孔，多次压合的方法，信号路径完全没有stub的影响，能够解决传统ate大板通孔对信号的影响，同时，在子板上可以将小pitch(0.3/0.35mm)扩大为0.65mmpitch，降低母板的设计加工难度。

通过本实施例制作芯片测试板，能够解决传统ate板上信号孔对信号的影响，优化高速信号的性能。同时，能解决小pitch高速lb的加工良率低的问题，以及降低了小pitch高速lb的加工成本，为应对未来更小pitch的loardboard的工艺挑战做准备。

在本实施例中，在母板上，只需要设计普通的数字电源等信号的测试电路。因此，母板可以选择fr4等普通板材。

同时，母板的层数能够减少很多，母板的厚度减薄、厚径比变小，这样使得母板的设计和加工难度都会大幅度降低。

示例性的，子板和母板也可以通过导电胶的方式连接。

其中，子板和母板的电气连接是通过导电胶(interposer)来实现，导电胶和子板、母板的组装，复用socket(针座)的安装孔，不会有额外的设计空间要求，并且安装和更换非常便捷。

通过本实施例制作的子母板结构，在后期调试和量产的过程中，更容易定位问题发生的位置、更容易维修和更换，进一步节省量产的时间和资金成本。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。