一种芯片测试电路板及系统

1.本发明涉及芯片测试技术领域，具体涉及一种芯片测试电路板及系统。


背景技术：

2.在集成电路领域，在芯片设计完成并生产之后，需要对芯片进行功能、性能测试，以确保芯片实现设计规格书所规定的性能指标。
3.常见的芯片测试方法是预先设计测试电路原理图，并按照设计的电路原理图将需的电阻、电容、芯片等器件焊接固定在电路板上。后续如果需要对电路板进行较小改动，可以通过“飞线”等操作完成，但可能会存在阻抗不匹配而影响测试结果的问题；如果需要对电路板进行较大改动，则需要重新设计制作电路板，从而产生附加的时间成本和人力成本，造成器件浪费、工期延误等影响。


技术实现要素：

4.本发明的目的是提供了一种芯片测试电路板及系统，在更换待测芯片或者调整测试项目时，仅需对子电路板进行拆卸更换，能够避免因飞线等操作造成阻抗不匹配而影响测试结果的问题，同时降低测试成本、提高了测试效率。
5.为实现上述目的，本发明提供了一种芯片测试电路板，包括：母电路板与至少一个子电路板，各所述子电路板可拆卸的安装在所述母电路板上且与所述母电路板电连接，所述母电路板上设置有用于焊接待测芯片的接口；所述母电路板上还设置有用于对待测芯片进行测试的多个固定测试电路，所述固定测试电路适用于多种类型的待测芯片；所述子电路板上设置有用于对待测芯片进行测试的至少一个设定测试电路，所述设定测试电路与待测芯片的类型相对应。
6.本发明还提供了一种芯片测试系统，包括：上述的芯片测试电路板与待测芯片；所述待测芯片焊接在所述芯片测试电路板中的母电路板上的接口上。
7.本发明实施例提供了一种芯片测试电路板，包括母电路板与至少一个子电路板，各所述子电路板可拆卸的安装在所述母电路板上且与所述母电路板电连接，待测芯片焊接在母电路板的接口上，所述母电路板上还设置有用于对待测芯片进行测试的多个固定测试电路，所述固定测试电路适用于多种类型的待测芯片；所述子电路板上设置有用于对待测芯片进行测试的至少一个设定测试电路，所述设定测试电路与待测芯片的类型相对应。即提供了一种模块化的芯片测试电路板，在母电路板上设置相对固定的测试电路，即母电路板上的固定测试电路可以兼容多种类型的待测芯片或者对同一待测芯片进行多种类型的项目测试；同时，在子电路板上设置针对待测芯片类型或者测试项目不同所设置的设定测试电路，并且子电路板是可拆卸安装在母电路板上的，由此在更换待测芯片或者调整测试项目时，仅需对子电路板进行拆卸更换，能够避免因飞线等操作造成阻抗不匹配而影响测试结果的问题，同时降低测试成本、提高了测试效率。
8.在一个实施例中，所述子电路板的数量为多个，所述母电路板上设置至少一个子
电路板接口；在多个所述子电路板中，至少存在两个所述子电路板安装固定在所述母电路板上的同一个所述子电路板接口上，且所述两个所述子电路板位于所述母电路板的两侧。
9.在一个实施例中，所述母电路板上还设置有固定针座，所述子电路板安装在所述固定针座上，且安装在所述固定针座上的所述子电路板与另一所述子电路板在空间上重叠。
10.在一个实施例中，所述多个固定测试电路包括以下任意一种或任意组合：去耦电路、滤波电路、开关电路、信号输出电路、时钟输出电路、信号接口电路。
11.在一个实施例中，所述设定测试电路包括以下任意一种或任意组合：信号输入电路、时钟输入电路、电源电路。
12.在一个实施例中，各所述子电路板通过焊锡固定在所述母电路板上。
13.在一个实施例中，每个所述子电路板与所述母电路板上设置有匹配的针座连接器，各所述子电路板通过所述针座连接器安装在所述母电路板上。
14.在一个实施例中，所述待测芯片为adc芯片。
附图说明
15.图1是根据本发明第一实施例中的芯片测试电路板的示意图；
16.图2是根据本发明第一实施例中的设置有时钟输入电路的子电路板的示意图；
17.图3根据本发明第一实施例中的设置有电源电路的子电路板的示意图；
18.图4是根据本发明第一实施例中母电路板上安装一种设置有信号输入电路的子电路板对待测芯片进行测试的测试结果示意图；
19.图5是根据本发明第一实施例中母电路板上安装另一种设置有信号输入电路的子电路板对待测芯片进行测试的测试结果示意图；
20.图6是根据本发明第二实施例的母电路板的正面安装有设置有电源电路的子电路板的示意图；
21.图7是根据本发明第二实施例中的母电路板的反面安装有设置有时钟输入电路的子电路板的示意图；
22.图8是根据本发明第二实施例中子电路板通过固定针座安装在母电路板上的示意图。
具体实施方式
23.以下将结合附图对本发明的各实施例进行详细说明，以便更清楚理解本发明的目的、特点和优点。应理解的是，附图所示的实施例并不是对本发明范围的限制，而只是为了说明本发明技术方案的实质精神。
24.在下文的描述中，出于说明各种公开的实施例的目的阐述了某些具体细节以提供对各种公开实施例的透彻理解。但是，相关领域技术人员将认识到可在无这些具体细节中的一个或多个细节的情况来实践实施例。在其它情形下，与本技术相关联的熟知的装置、结构和技术可能并未详细地示出或描述从而避免不必要地混淆实施例的描述。
25.除非语境有其它需要，在整个说明书和权利要求中，词语“包括”和其变型，诸如“包含”和“具有”应被理解为开放的、包含的含义，即应解释为“包括，但不限于”。
26.在整个说明书中对“一个实施例”或“一实施例”的提及表示结合实施例所描述的特定特点、结构或特征包括于至少一个实施例中。因此，在整个说明书的各个位置“在一个实施例中”或“在一实施例”中的出现无需全都指相同实施例。另外，特定特点、结构或特征可在一个或多个实施例中以任何方式组合。
27.如该说明书和所附权利要求中所用的单数形式“一”和
“”
包括复数指代物，除非文中清楚地另外规定。应当指出的是术语“或”通常以其包括“或/和”的含义使用，除非文中清楚地另外规定。
28.在以下描述中，为了清楚展示本发明的结构及工作方式，将借助诸多方向性词语进行描述，但是应当将“前”、“后”、“左”、“右”、“外”、“内”、“向外”、“向内”、“上”、“下”等词语理解为方便用语，而不应当理解为限定性词语。
29.本发明第一实施方式涉及一种芯片测试电路板，用于对芯片进行测试。待测芯片例如为adc(analog-to-digital converter)模拟数字转换芯片。
30.请参考图1，芯片测试电路板包括：母电路板1与多个子电路板2，各所述子电路板2可拆卸的安装在所述母电路板1上且与所述母电路板1电连接，所述母电路板1上设置有用于焊接待测芯片3的接口，待测芯片3可以通过锡焊固定在该接口上。
31.所述母电路板1上还设置有用于对待测芯片3进行测试的多个固定测试电路，所述固定功能适用于多种类型的待测芯片，所述固定测试电路适用于多种类型的待测芯片3。即母电路板1上设置有能够兼容多种类型的待测芯片3的固定测试电路，例如针对多种不同的待测芯片进行测试时，固定可用的测试电路；或者，针对同一个待测芯片3进行多种测试时，固定可用的测试电路。以待测芯片3为adc芯片为例，多个固定测试电路包括以下任意一种或任意组合：去耦电路、滤波电路、开关电路、信号输出电路、时钟输出电路、信号接口电路，即母电路板1上可以包括去耦电路、滤波电路、开关电路、信号输出电路、时钟输出电路、信号接口电路中的一个测试电路或任意多个测试电路的组合。如图1所示，母电路板1上设置有滤波电路11、信号接口电路12等固定测试电路。
32.所述子电路板2上设置有用于对待测芯片3进行测试的至少一个设定测试电路，所述设定测试电路与待测芯片3的类型相对应。其中，子电路板2上设置有设定测试电路，在子电路板2固定安装在母电路板1上时，子电路板2上的设定测试电路通过母电路板1上的走线连接到待测芯片3对应的引脚上。子电路板2上的设定测试电路包括以下任意一种或任意组合：信号输入电路、时钟输入电路、电源电路。即每个子电路板2上可以设置信号输入电路、时钟输入电路、电源电路中的一个测试电路或任意多个测试电路的组合。如图1所示，母电路板1上安装设置的子电路板2包括设置有时钟输入电路的子电路板21、设置有信号输入电路的子电路板22、设置有电源电路的子电路板23等。
33.母电路板1上可以设置有至少一个子电路板接口，子电路板接口可以与子电路板1对应，或者子电路板接口可以兼容多种子电路板2。子电路板2与母电路板1之间的安装固定方式可以为：各所述子电路板2通过焊锡固定在所述母电路板1上，此时每个子电路板2可以直接通过锡焊固定在匹配的子电路板接口上，当需要更换子电路板2时再取出锡焊，并更换子电路板2后重新利用锡焊将子电路板2固定在母电路板1上，请参考图2，设置有时钟输入电路的子电路板21在各焊接点211处与母电路板1焊接在一起。或者，每个所述子电路板2与所述母电路板1上设置有匹配的针座连接器，各所述子电路板2通过所述针座连接器安装在
所述母电路板1上，例如子电路板2上设置有pin针，母电路板1上设置有针座，子电路板2的pin针可以直接插入针座中，从而将子电路板2安装固定在母电路板1上，请参考图3，设置有电源电路的子电路板23上的pin针231可以直接与母电路板1上的针座进行安装固定连接，子电路板23上还设置有电源芯片232与滑动变阻器233，电源芯片232通过滑动变阻器233调节输出电压，以满足待测芯片3对不同引脚不同电压的要求。
34.以待测芯片3为adc芯片为例，母电路板1上安装有设置有信号输入电路的子电路板22，若更换不同的子电路板22，即采用不同的输入网络会对adc芯片测试产生不同的结果。请参考图4与图5，为两种不同的信号输入电路对adc芯片进行测试的测试结果，图4与图5位模拟信号被输入到adc芯片转换得到的数字信号经过傅里叶变换的示意图，基于图4与图5可得，在更换设置有信号输入电路的子电路板22后，adc芯片的无杂散动态范围(sfdr)由59.15db提升到了74.66db，信噪失真比(sndr)由52.22db提升至61.1db，信噪比(snr)由53.71db提升至61.38db,有效位(enob)由8.378bit提升至9.852bit。
35.本实施例提供了一种芯片测试电路板，包括母电路板与至少一个子电路板，各所述子电路板可拆卸的安装在所述母电路板上且与所述母电路板电连接，待测芯片焊接在母电路板的接口上，所述母电路板上还设置有用于对待测芯片进行测试的多个固定测试电路，所述固定测试电路适用于多种类型的待测芯片；所述子电路板上设置有用于对待测芯片进行测试的至少一个设定测试电路，所述设定测试电路与待测芯片的类型相对应。即提供了一种模块化的芯片测试电路板，在母电路板上设置相对固定的测试电路，即母电路板上的固定测试电路可以兼容多种类型的待测芯片或者对同一待测芯片进行多种类型的项目测试；同时，在子电路板上设置针对待测芯片类型或者测试项目不同所设置的设定测试电路，并且子电路板是可拆卸安装在母电路板上的，由此在更换待测芯片或者调整测试项目时，仅需对子电路板进行拆卸更换，能够避免因飞线等操作造成阻抗不匹配而影响测试结果的问题，同时降低测试成本、提高了测试效率。
36.本发明的第二实施例涉及一种芯片测试电路板，本实施方式相对于第一实施方式而言，主要改进之处在于：将多个子电路板通过堆叠的方式设置在母电路板上。
37.本实施例中，子电路板的数量为多个；在多个所述子电路板中，至少存在两个所述子电路板安装固定在所述母电路板上的同一个所述子电路板接口上，且所述两个所述子电路板位于所述母电路板的两面。母电路板上可以设置一个或多个子电路板接口，在母电路板上设置有多个子电路板接口时，以任意一个子电路板接口为例，在多个子电路板中存在两个子电路板，这两个子电路板分别安装固定在母电路板上的同一个子电路板接口，且这两个子电路板分别位于母电路板的正面和反面。
38.请参考图6与图7，母电路板1上仅设置有一个子电路板接口，在母电路板1的正面上该子电路板接口上通过针座连接器安装固定了设置有电源电路的子电路板23，在母电路板1的反面上该子电路板接口上焊接了设置有时钟输入电路的子电路板21。
39.在一个例子中，所述母电路板上还设置有固定针座，所述子电路板安装在所述固定针座上，且安装在所述固定针座上的所述子电路板与另一所述子电路板在空间上重叠。请参考图8，母电路板1上的子电路板接口上安装固定有设置有电源电路的子电路板23，母电路板1上还设置有固定针座13，设置有时钟输入电路的子电路板21通过固定针座13与母电路板1固定且电连接。
40.本实施例中，母电路板上的两个子电路板可以通过堆叠的方式进行配置安装在同一个子电路板接口上，减少了子电路板上的设定测试电路与待测芯片之间的距离，即减少了信号到达待测芯片的距离，减小了子电路板与待测芯片之间的寄生电容，降低了寄生因素对测试结果的影响；同时，子电路板堆叠在母电路板上，可以减少母电路板上子电路板接口的数量，减小了母电路板的面积，节约了母电路板的制作成本。
41.本发明的第三实施例涉及一种芯片测试系统，用于对待测芯片进行测试，芯片测试系统包括：第一实施例或第二实施例中的芯片测试电路板与待测芯片。其中待测芯片例如为adc芯片。
42.所述待测芯片焊接在所述芯片测试电路板中的母电路板上的接口上。
43.以上已详细描述了本发明的较佳实施例，但应理解到，若需要，能修改实施例的方面来采用各种专利、申请和出版物的方面、特征和构思来提供另外的实施例。
44.考虑到上文的详细描述，能对实施例做出这些和其它变化。一般而言，在权利要求中，所用的术语不应被认为限制在说明书和权利要求中公开的具体实施例，而是应被理解为包括所有可能的实施例连同这些权利要求所享有的全部等同范围。