应用于FMCW毫米波雷达的低功耗高线性度模拟基带电路

本发明涉及集成电路，特别是涉及一种应用于fmcw毫米波雷达的低功耗高线性度模拟基带电路。

背景技术：

1、fmcw毫米波雷达因具有高分辨率和对极端恶劣天气条件的鲁棒性等优势而迅速发展。其模拟基带电路一般包括可编程增益放大器、滤波器和直流失调消除电路，负责对混频器输出的信号进行幅度调节和滤波。模拟基带位于雷达接收机链路的后端因而具有较高的线性度指标，目前的低功耗雷达系统也对模拟基带提出了低功耗的性能需求，因此研究具有高线性度和低功耗特性的模拟基带电路具有重要意义。

2、在现有的模拟基带结构中，高线性度模拟基带常采用电阻反馈式可编程增益放大器和有源电阻电容结构的滤波器，但其功耗一般较大。低功耗模拟基带多采用开环结构的可编程增益放大器和跨导电容滤波器，但其线性度一般较差并且性能容易受到pvt变化的影响。

技术实现思路

1、本发明的目的是针对现有技术中的问题，而提供一种应用于fmcw毫米波雷达的低功耗高线性度模拟基带电路，可以在较低功耗下实现高线性度并保持良好的通带增益平坦度。

2、本发明是这样实现的，一种应用于fmcw毫米波雷达的低功耗高线性度模拟基带电路，包括具有直流失调消除环路的可编程增益放大器以及与所述可编程增益放大器连接的多路反馈结构的六阶低通滤波器，所述可编程增益放大器包括三级可编程增益放大器单元，第一级可编程增益放大器单元pga1为细调增益级，采用4位数字控制从而实现0-24db的增益范围和6db的增益步进，后两级可编程增益放大器单元pga2和pga3为粗调增益级，可实现0db或24db的增益模式，因此所述可编程增益放大器整体可实现0-72db的增益范围和6db的增益步进；所述六阶低通滤波器由三级biquad构成以实现六阶巴特沃斯响应，从而提供二倍频处大于30db的阻带抑制和良好的带内增益平坦度，同时采用可复用的电阻阵列实现500khz-15mhz的可重构带宽。

3、其中，所述可编程增益放大器单元包括运算放大器opa1、运算放大器opa2：

4、所述可编程增益放大器单元的正、负输入端分别通过电阻r1和r2连接到到运算放大器opa1的正、负输入端，所述运算放大器opa1的正输入端连接可变电阻r3的一端和开关s1的一端，可变电阻r3的另一端连接到运算放大器opa1的负输出端，开关s1的另一端通过电容c1连接到算放大器opa1的负输出端；所述运算放大器opa1的负输入端连接可变电阻r4的一端和开关s2的一端，可变电阻r4的另一端连接到运算放大器opa1的正输出端，开关s2的另一端通过电容c2连接到运算放大器opa1的正输出端；

5、所述可编程增益放大器单元的负、正输出端分别通过电阻r5和r6连接到运算放大器opa2的正、负输入端，电容c3连接在运算放大器opa2的正输入端和负输出端之间，电容c4连接在运算放大器opa2的负输入端和正输出端之间；所述运算放大器opa2的负、正输出端分别通过电阻r7和r8连接到运算放大器opa1的负、正输入端。

6、其中，所述biquad包括一个运算放大器opa3；

7、所述biquad的正输入端连接可变电阻r9的一端，可变电阻r9的另一端连接可变电阻r11的一端、可变电阻r13的一端以及电容c5的一端，可变电阻r11的另一端连接到运算放大器opa3的正输入端和电阻r15的一端，电阻r15的另一端通过电容c6连接运算放大器opa3的负输出端，可变电阻r13的另一端也连接到运算放大器opa3的负输出端；

8、所述biquad的负输入端连接可变电阻r10的一端，可变电阻r10的另一端连接可变电阻r12的一端、可变电阻r14的一端以及电容c5的另一端，可变电阻r12的另一端连接到运算放大器opa3的负输入端和电阻r16的一端，电阻r16的另一端通过电容c7连接运算放大器opa3的正输出端，可变电阻r14的另一端也连接到运算放大器opa3的正输出端。

9、优选地，所述运算放大器opa1、opa2以及opa3，为具有共模反馈电路的两级全差分结构的运算放大器。所述运算放大器opa2可以采用传统的采用密勒补偿的两级运放放大器，对其结构不再赘述。

10、其中，所述运算放大器opa1由核心电路opa core和共模反馈电路cmfb构成，包括十九个mos管m0—m18，电阻rc1、电阻rc2、电阻ra、电阻rb、电阻rcm1、电阻rcm2、电阻rm、电阻rs1、电阻rs2、电容ca、电容cb、可变电容cc1、可变电容cc2、电容cm：

11、其中，差分输入信号接在mos管m1和mos管m2的栅端，mos管m1和mos管m2的源端连接尾电流源mos管m0的漏端，mos管m0的栅端和源端分别连接偏置vb1和电源vdd，mos管m1和mos管m2的漏端分别连接mos管m3和mos管m4的漏端并作为运算放大器第一级的负、正输出端，mos管m3和mos管m4的栅端连接vb2偏置，而源端分别连接mos管m5和mos管m6的漏端；

12、运算放大器第一级的负输出端连接mos管m7的栅端、电阻rc1的一端和电容ca的一端，电阻rc1的另一端通过可变电容cc1与mos管m7的漏端相连，电容ca的另一端连接电阻ra的一端和mos管m9的栅端，电阻ra的另一端连接mos管m0的栅端，mos管m9的漏端与mos管m7的漏端相连并作为运算放大器整体的正输出端；

13、运算放大器第一级的正输出端连接mos管m8的栅端、电阻rc2的一端和电容cb的一端，电阻rc2的另一端通过可变电容cc2与mos管m8的漏端相连，电容cb的另一端连接电阻rb的一端和mos管m10的栅端，电阻rb的另一端连接mos管m0的栅端，mos管m10的漏端与mos管m8的漏端相连并作为运算放大器整体的负输出端；

14、运算放大器整体的正、负输出端分别通过电阻rcm1和rcm2连接到mos管m13的栅端，共模参考电平vref连接到mos管m14的栅端，mos管m13和mos管m14的源端分别连接mos管m11和mos管m12的漏端且二者之间连接有源极负反馈电阻rs1和rs2，mos管m11和mos管m12的栅端连接偏置vb1而源端连接电源vdd，mos管m13和mos管m14的漏端分别连接m15和m16的漏端，mos管m15和mos管m16的栅端连接偏置vb2而源端分别连接mos管m17和mos管m18的漏端，mos管m17的栅端作为共模反馈端vcmfb连接mos管m15的漏端、电阻rm的一端以及mos管m5和mos管m6的栅端，电阻rm的另一端通过电容cm连接到地，mos管m18的栅端连接mos管m16的漏端。

15、其中，所述运算放大器opa3由核心电路opa core和共模反馈电路cmfb构成，包括十八个mos管m0—m17，电阻ra、电阻rb、电阻rc1、电阻rc2、电阻rcm1、电阻rcm2、电阻rm、电容ca、电容cb、电容cc1、电容cc2、电容cm：

16、其中，差分输入信号接在mos管m1和mos管m2的栅端，mos管m1和mos管m2的源端连接尾电流源mos管m0的漏端，mos管m0的栅端和源端分别连接偏置vb1和电源vdd，mos管m1和mos管m2的漏端分别连接mos管m3和mos管m4的漏端并作为运算放大器第一级的负、正输出端，mos管m3和mos管m4的栅端连接偏置vb2，而源端分别连接mos管m5和mos管m6的漏端；

17、运算放大器第一级的负输出端连接mos管m7的栅端、电阻rc1的一端和电容ca的一端，电阻rc1的另一端通过电容cc1与mos管m7的漏端相连，电容ca的另一端连接电阻ra的一端和mos管m9的栅端，电阻ra的另一端连接mos管m0的栅端，mos管m9的漏端与mos管m7的漏端相连并作为运算放大器整体的正输出端；

18、运算放大器第一级的正输出端连接mos管m8的栅端、电阻rc2的一端和电容cb的一端，电阻rc2的另一端通过电容cc2与mos管m8的漏端相连，电容cb的另一端连接电阻rb的一端和mos管m10的栅端，电阻rb的另一端连接mos管m0的栅端，mos管m10的漏端与mos管m8的漏端相连并作为运算放大器整体的负输出端；

19、运算放大器整体的正、负输出端分别通过电阻rcm1和rcm2连接到mos管m12的栅端，共模参考电平vref连接到mos管m13的栅端，mos管m12和mos管m13的源端连接mos管m11的漏端，mos管m11的栅端连接偏置vb1而源端连接电源vdd，mos管m12和mos管m13的漏端分别连接m14和m15的漏端，mos管m14和mos管m15的源端分别连接mos管m16和mos管m17的漏端，mos管m16的栅端作为共模反馈端vcmfb连接mos管m14的漏端、电阻rm的一端以及mos管m5和mos管m6的栅端，电阻rm的另一端通过电容cm连接到地，mos管m17的栅端连接mos管m15的漏端。

20、本发明采用基于电阻反馈结构的可编程增益放大器和有源电阻电容滤波器以获得高线性度，同时采用以下两种方案来降低模拟基带电路的功耗：

21、1.采用具有基于准浮栅技术实现的ab类输出级的低功耗高线性度运算放大器，并在应用于可编程增益放大器单元的运算放大器opa1中引入可调节的密勒电容以降低对运算放大器增益带宽积的要求。

22、2.采用运放数目较少的多路反馈结构作为低通滤波器的基本单元，并在多路反馈低通滤波器中引入q值降低技术以降低对运算放大器增益带宽积的要求。

23、此外，本发明采用可复用电阻阵列以实现增益和带宽的重构，并在电阻反馈式可编程增益放大器中引入反馈电容以减小寄生极点对环路稳定性的影响，同时引入连续时间负反馈结构的直流失调消除电路以避免基带电路饱和。