1.一种扫描测试电路，其特征在于，包括：
2.根据权利要求1所述的扫描测试电路，其特征在于，所述锁存延时电路包括：
3.根据权利要求2所述的扫描测试电路，其特征在于，若所述两个相邻寄存器的时钟信号均为高电平有效，所述锁存器电路为低电平使能的锁存器电路；
4.根据权利要求2所述的扫描测试电路，其特征在于，所述锁存器电路包括：
5.根据权利要求2-4中任一项所述的扫描测试电路，其特征在于，所述锁存器电路包括：
6.根据权利要求4所述的扫描测试电路，其特征在于，所述第一逻辑电路包括：与门，所述与门的第一输入端用于接收所述前一个寄存器的数据输出信号，所述与门第二输入端用于接收所述扫描使能信号，所述与门的输出端与所述锁存器的数据输入端连接。
7.根据权利要求5所述的扫描测试电路，其特征在于，若所述锁存器为低电平使能的锁存器，所述第二逻辑电路包括：
8.根据权利要求5所述的扫描测试电路，其特征在于，若所述锁存器为高电平使能的锁存器，所述第二逻辑电路包括：
9.一种数字芯片，其特征在于，包括如权利要求1-8中任一项所述的扫描测试电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的数字芯片。
11.一种功耗降低方法，其特征在于，包括：
12.根据权利要求11所述的功耗降低方法，其特征在于，配置所述锁存延时电路，包括：