失效点的定位方法及芯片的失效分析方法
【专利摘要】本申请提供了一种失效点的定位方法及芯片的失效分析方法。其中，芯片包括衬底和位于衬底的器件，该定位方法包括：对芯片的背面进行减薄处理至接近器件；对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件；以及对离子束轰击处理后的芯片的正面进行电子束扫描，以定位芯片中的失效点的位置。该定位方法通过对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件并使器件中产生击穿区域，从而在利用电子束对芯片的待测表面进行扫描时，待测表面上产生的表面电荷能够从器件表面沿着击穿区域被释放掉，减少了表面电荷对器件表面电势的影响，进而能够精确地获得器件中失效点的位置。
【专利说明】
失效点的定位方法及芯片的失效分析方法
技术领域
[0001]本申请涉及半导体集成电路技术领域，具体而言，涉及一种失效点的定位方法及芯片的失效分析方法。
【背景技术】
[0002]对于芯片失效分析而言，失效点的定位非常关键，一般通过确定失效点来确定在芯片中失效点的具体位置，从而对芯片的失效机理进行分析。在失效点的定位方法中，电势对比定位法是一种被广泛应用的精确定位方法，它是利用电子束对样品待测表面进行扫描以获得失效点位置。
[0003]现有技术中利用扫描电镜(SEM)的电势对比定位法的步骤为:首先把样品处理到待观测的当前层；然后利用SEM中具有I?2kV加速电压的一次电子束对当前层(即待测表面)进行扫描；最后通过扫描的SEM图像上显示的不同深浅度来确定失效点的位置。其定位原理为:样品待测表面在SEM中一次电子束的扫描下，由于其各种结构的对地电阻不同而导致其表面电势不同，从而在SEM图像上显示出不同的深浅度，进而通过SEM图像的深浅度来确定失效点的位置。
[0004]然而，利用电子束扫描样品的时候，样品表面一定会累计电荷(一般为正电荷)。对于尺寸为55nm/65nm或是以上尺寸的芯片，少量的表面电荷不会对失效点的定位产生很大影响，仍可以确定失效点的位置。但是随着器件尺寸的缩小(特别是尺寸为28nm/32nm或是以下尺寸)，密集度的增强，以及器件结构和掺杂工艺的复杂化，样品表面会累计电荷的这个问题会被放大化，从而导致扫描后的样品表面会累积更多的电荷(如图1所示)，无法有效地定位到失效点的位置。
[0005]例如，在利用扫描电镜(SEM)的电势对比定位法中，由于表面电荷没有办法导走，从而会严重影响样品的表面电势，并进一步影响SEM图像显示的深浅度，进而导致无法有效地定位到失效点的位置。图2示出了利用现有技术中所提供的电势对比定位法得到的SEM图像，从图2可以看出，SEM图像中具有多个亮点，因此无法通过亮点来确定器件中失效点的位置。针对上述问题，目前还没有有效的解决方法。
【发明内容】
[0006]本申请的主要目的在于提供一种失效点的定位方法及芯片的失效分析方法，以精确地获得芯片中失效点的位置。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种失效点的定位方法，用于定位芯片中失效点的位置，芯片包括衬底和位于衬底中的器件，定位方法包括以下步骤:对芯片的背面进行减薄处理至接近器件；对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件；以及对离子束轰击处理后的芯片的正面进行电子束扫描，以定位芯片中的失效点的位置。
[0008]进一步地，对芯片的背面进行减薄处理之后，衬底的厚度为200nm?300nm。
[0009]进一步地，在离子束轰击的步骤中，离子束电压为150kV?200kV。
[0010]进一步地，在离子束轰击的步骤中，轰击粒子为硼离子、磷离子或氩原子，轰击时间为1s?60s。
[0011]进一步地，器件包括位于衬底中的阱和位于阱中的源漏极，且阱的导电类型和源漏极的导电类型相反；在离子束轰击的步骤，离子束穿过阱并进入源漏极中。
[0012]进一步地，对芯片的正面进行电子束扫描的步骤包括:对芯片的正面进行剥离处理至接近芯片中的失效点；利用扫描电镜的电子束对芯片的正面进行扫描以获得SEM图像；以及利用SEM图像中的明暗程度来确定芯片中的失效点的位置。
[0013]进一步地，扫描电镜的电子束的加速电压为I?2kV。
[0014]进一步地，在离子束轰击的步骤之前，定位方法还包括对减薄处理后的芯片的背面进行清洗处理的步骤。
[0015]进一步地，清洗处理的步骤包括:利用超声波对芯片的背面进行震荡处理；利用去离子水对震荡处理后的芯片的背面进行冲洗处理；以及利用气枪对冲洗处理后的芯片的背面进行干燥处理。
[0016]进一步地，震荡处理的时间为60s?300s。
[0017]根据本申请的另一方面，提供了芯片的失效分析方法，包括对芯片中的失效点的位置进行定位，以及获取芯片中的失效点的形貌图像的步骤，对芯片中的失效点的位置进行定位的方法为上述的定位方法。
[0018]应用本申请的技术方案，本申请通过对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件并使器件中产生击穿区域，从而在利用电子束对芯片的待测表面进行扫描时，待测表面上产生的表面电荷能够从器件表面沿着击穿区域被释放掉，减少了表面电荷对器件表面电势的影响，进而能够精确地获得器件中失效点的位置。
【附图说明】
[0019]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0020]图1示出了利用现有技术中所提供的电势对比定位法对样品进行扫描后的基体剖面结构示意图；
[0021]图2示出了利用现有技术中所提供的电势对比定位法得到的SEM图像；
[0022]图3示出了在本申请实施方式所提供的失效点的定位方法中，对芯片的背面进行减薄处理至接近器件后的基体剖面结构示意图；
[0023]图4示出了对图3所示的减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件后的基体剖面结构示意图；
[0024]图5示出了对图4所示的离子束轰击处理后的芯片的正面进行电子束扫描，以定位芯片中的失效点的位置后的基体剖面结构示意图；
[0025]图6示出了利用本申请实施例1中所提供的失效点的定位方法得到的SEM图像；以及
[0026]图7示出了利用本申请实施例1中所提供的芯片的失效分析方法得到的失效点的形貌图像。
【具体实施方式】
[0027]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0028]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0029]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0030]正如【背景技术】中所介绍的，利用电子束扫描样品的时候，扫描后的样品表面会累积电荷，并且电荷没有办法导走，从而严重影响了样品的表面电势，进而导致利用电势对比定位法有效地定位到失效点的位置。本申请的发明人针对上述问题进行研究，提出了一种失效点的定位方法，用于定位芯片中失效点的位置，其中芯片包括衬底和位于衬底中的器件。该定位方法包括:对芯片的背面进行减薄处理至接近器件；对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件；以及对离子束轰击处理后的芯片的正面进行电子束扫描，以定位芯片中的失效点的位置。
[0031]上述定位方法中由于离子束轰击能够穿过器件并使器件中产生击穿区域，从而在利用电子束对芯片待测表面进行扫描时，待测表面上产生的表面电荷能够从器件表面沿着击穿区域被释放掉，减少了表面电荷对器件表面电势的影响，进而能够精确地获得器件中失效点的位置。
[0032]下面将更详细地描述根据本申请提供的失效点的定位方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0033]图3至图5示出了本申请提供的失效点的定位方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图5，进一步说明本申请所提供的失效点的定位方法。
[0034]首先，对芯片的背面进行减薄处理至接近器件，进而形成如图3所示的基体结构。上述减薄处理能够减小后续工艺中的离子束轰击穿透器件的能量，使后续电子束扫描步骤中产生的表面电荷能够更多地从器件表面沿着衬底10释放掉，从而有利于离子束轰击的控制，减小给器件带来的损伤。
[0035]减薄处理后衬底10的厚度可以根据实际工艺需求进行设定。优选地，对芯片的背面进行减薄处理之后，衬底10的厚度为200nm?300nm。此时，在后续的工艺中离子束轰击能够通过更小的能量穿透器件，使后续电子束扫描步骤中产生的表面电荷能够更容易地从器件表面沿着衬底10释放掉，从而更有利于离子束轰击的控制，进一步减小可能会给器件带来的损伤。并且，减薄处理后保留了一定厚度衬底10，从而能够避免由于后续处理过程对器件结构的破坏而导致的失效点无法定位。
[0036]上述衬底10可以为单晶硅(Si)或绝缘体上硅(SOI)等，当然还可以为其它的材料，例如砷化镓等II1-V族化合物等。对芯片的背面进行减薄处理的工艺可以为化学机械研磨(CMP)或刻蚀等等。上述工艺为本领域现有技术，在此不再赘述。
[0037]完成对芯片的背面进行减薄处理至接近器件的步骤之后，对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件，其结构如图4所示。由于用离子束对芯片的背面进行轰击，从而能够破坏芯片的内部构造，产生击穿区域40，进而使后续电子束扫描步骤中产生的表面电荷能够很容易的从器件表面沿着被破坏的器件内部的击穿区域40释放掉。
[0038]在一种优选的实施方式中，器件包括位于衬底10中的阱20和位于阱20中的源漏极30，且阱20的导电类型和源漏极30的导电类型相反；在离子束轰击的步骤，离子束穿过阱20并进入源漏极30中，其结构如图4所示。具体地，半导体器件结构可以应用于IGBT或M0SFET。由于离子束穿过阱20并进入源漏极30中，从而能够破坏MOSFET、IGBT等器件的源漏区与阱20组成的PN结，使得PN结不会对后续电子束扫描步骤中产生的表面电荷产生阻挡作用，进而使表面电荷能够很容易从器件表面沿着被破坏的器件内部的击穿区域40释放到地。
[0039]在上述离子束轰击的步骤中，本领域的技术人员可以根据实际工艺需求选择合适的加速电压的工艺参数，优选地，离子束电压为150kV?200kV。此时，轰击粒子及其轰击时间也可以根据实际工艺需求进行设定。优选地，轰击粒子为硼离子、磷离子或氩原子，轰击时间为1s?60s。150kV?200kV的能量的离子束能够穿透上述优选的200nm厚的衬底10，从而能够到达源漏区的掺杂区域；上述优选的轰击粒子不仅具有很强的穿透性，而且破坏性小，从而能够在破坏源漏区与阱20区组成的PN结的同时，减少对器件其他区域带来的损伤。
[0040]优选地，在离子束轰击的步骤之前，本申请提供的定位方法还包括对减薄处理后的芯片的背面进行清洗处理的步骤。上述清洗处理能够减少芯片的背面上的杂质粒子，从而防止杂质粒子影响后续的离子束轰击工艺。
[0041]清洗处理的方法有很多种，在一种优选的实施方式中，清洗处理的步骤包括:利用超声波对芯片的背面进行震荡处理；利用去离子水对震荡处理后的芯片的背面进行冲洗处理；以及利用气枪对冲洗处理后的芯片的背面进行干燥处理。上述清洗处理的工艺条件可以根据实际工艺需求进行设定。优选地，震荡处理的时间为60s?300s。在上述优选的实施方式中，芯片下表面的杂质粒子能够被尽可能的清除，从而尽可能的避免了杂质粒子对后续工艺中离子束轰击芯片背面的影响。
[0042]完成对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件的步骤之后，对离子束轰击处理后的芯片的正面进行电子束扫描，以定位芯片中的失效点的位置，其结构如图5所不。由于扫描时芯片表面的表面电荷会从器件表面沿着被破坏的器件内部的击穿区域40释放掉，从而避免了表面电荷对失效点定位的影响。
[0043]对离子束轰击处理后的芯片的正面进行电子束扫描的方法有很多种，在一种优选的实施方式中，对离子束轰击处理后的芯片的正面进行电子束扫描的步骤包括:对芯片的正面进行剥离处理至接近芯片中的失效点；利用扫描电镜的电子束对芯片的正面进行扫描以得SEM图像；以及利用SEM图像中的明暗程度来确定芯片中的失效点的位置。优选地，扫描电镜的电子束的加速电压为I?2kV。
[0044]在该步骤中，由于扫描电镜是利用扫描出的SEM图像中的明暗程度来确定芯片中失效点的位置，并且对芯片的正面进行电子束扫描时芯片表面的表面电荷会从器件表面沿着被破坏的器件内部的击穿区域40释放掉。因此上述优选地实施方式能够避免表面电荷对SEM图像的影响，使所获得SEM图像具有明显的明暗程度，从而能够大范围且快速地实现失效点的定位，进而容易地找出SEM图像中的亮点(即失效点)。
[0045]同时，本申请还提供了一种芯片的失效分析方法。该失效分析方法包括对芯片中的失效点的位置进行定位，以及获取芯片中的失效点的形貌图像的步骤，对芯片中的失效点的位置进行定位的方法为本申请上述的定位方法。该失效分析方法中，由于对芯片中的失效点的位置进行定位的方法为本申请上述的定位方法，从而能够通过电子束扫描精确地获得失效点的位置，再通过扫描电镜进一步获得失效点的形貌图像，进而分析得出失效点失效的原因。
[0046]下面将结合实施例进一步说明本申请提供的失效点的定位方法。
[0047]实施例1
[0048]本实施例提供了一种失效点的定位方法，包括以下步骤:
[0049]首先，对芯片的背面进行化学机械研磨，使芯片中衬底的厚度为200nm ;然后，对化学机械研磨后的芯片的背面进行离子束轰击，离子束电压为150kV，轰击粒子为硼离子，轰击时间为10s，以使得离子束穿过芯片中的器件；最后，对芯片的正面进行剥离处理至待测表面，接着利用扫描电镜中加速电压为IkV的电子束对芯片的正面进行扫描以获得SEM图像，以及利用SEM图像中的明暗程度来确定芯片中的失效点的位置。
[0050]实施例2
[0051]本实施例提供了一种失效点的定位方法，包括以下步骤:
[0052]首先，对芯片的背面进行化学机械研磨，使芯片中衬底的厚度为300nm ;之后，利用超声波对芯片的背面进行震荡处理，震荡处理的时间为60s，接着利用去离子水对震荡处理后的芯片的背面进行冲洗处理，以及利用气枪对冲洗处理后的芯片的背面进行干燥处理；然后，对化学机械研磨后的芯片的背面进行离子束轰击，离子束电压为200kV，轰击粒子为磷离子，轰击时间为60s，以使得离子束穿过芯片中的器件；最后，对芯片的正面进行剥离处理至待测表面，接着利用扫描电镜中加速电压为1.5kV的电子束对芯片的正面进行扫描以获得SEM图像，以及利用SEM图像中的明暗程度来确定芯片中的失效点的位置。
[0053]实施例3
[0054]本实施例提供了一种失效点的定位方法，包括以下步骤:
[0055]首先，对芯片的背面进行化学机械研磨，使芯片中衬底的厚度为310nm ;之后，利用超声波对芯片的背面进行震荡处理，震荡处理的时间为300s，接着利用去离子水对震荡处理后的芯片的背面进行冲洗处理，以及利用气枪对冲洗处理后的芯片的背面进行干燥处理；然后，对化学机械研磨后的芯片的背面进行离子束轰击，离子束电压为210kV，轰击粒子为氩原子，轰击时间为65s，以使得离子束穿过芯片中的器件；最后，对芯片的正面进行剥离处理至待测表面，接着利用扫描电镜中加速电压为2kV的电子束对芯片的正面进行扫描以获得SEM图像，以及利用SEM图像中的明暗程度来确定芯片中的失效点的位置。
[0056]对比例I
[0057]本对比例提供了一种失效点的定位方法，包括以下步骤:
[0058]首先，对芯片的正面进行剥离处理至待测表面；然后，利用扫描电镜中加速电压为IkV的电子束对芯片的正面进行扫描以获得SEM图像；最后，利用SEM图像中的明暗程度来确定芯片中的失效点的位置。
[0059]上述对比例I中利用扫描电镜获得的SEM图像如图2所示，上述实施例1中利用扫描电镜获得的SEM图像如图6所示，以及再利用扫描电镜进一步获得的失效点的形貌图像如图7所示。从图中可以看出，对比例I的SEM图像中具有多个不规则分散的亮点，因此无法确定待测表面失效点的位置；而实施例1的SEM图像中仅具有唯一的不规则亮点，很容易区别出作为失效点的亮点，如图6中的A所示区域。进一步地，根据实施例1的失效点的形貌图像中看到失效点的具体形貌，如图7中的B所示区域，进而能够根据失效点的具体形貌对失效原因进行分析。需要说明的是，实施例2和3中利用扫描电镜获得的SEM图像与图6相似，也仅具有唯一的不规则亮点。
[0060]从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果:本申请通过对减薄处理后的芯片的背面进行离子束轰击，以使得离子束穿过器件并使器件中产生击穿区域，从而在利用电子束对芯片的待测表面进行扫描时，待测表面产生的表面电荷能够从器件表面沿着击穿区域被释放掉，减少了表面电荷对器件表面电势的影响，进而能够精确地获得器件中失效点的位置。
[0061]以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1.一种失效点的定位方法，用于定位芯片中失效点的位置，所述芯片包括衬底(10)和位于所述衬底中的器件，其特征在于，所述定位方法包括以下步骤: 对所述芯片的背面进行减薄处理至接近所述器件； 对所述减薄处理后的所述芯片的背面进行离子束轰击，以使得离子束穿过所述器件；以及 对所述离子束轰击处理后的所述芯片的正面进行电子束扫描，以定位所述芯片中的失效点的位置。2.根据权利要求1所述的定位方法，其特征在于，对所述芯片的背面进行所述减薄处理之后，所述衬底的厚度为200nm?300nm。3.根据权利要求1所述的定位方法，其特征在于，在所述离子束轰击的步骤中，离子束电压为150kV?200kV。4.根据权利要求3所述的定位方法，其特征在于，在所述离子束轰击的步骤中，轰击粒子为硼离子、磷离子或氩原子，轰击时间为1s?60s。5.根据权利要求1所述的定位方法，其特征在于， 所述器件包括位于所述衬底中的阱和位于所述阱中的源漏极，且所述阱的导电类型和所述源漏极的导电类型相反； 在所述离子束轰击的步骤，所述离子束穿过所述阱并进入所述源漏极中。6.根据权利要求1所述的定位方法，其特征在于，对所述芯片的正面进行电子束扫描的步骤包括: 对所述芯片的正面进行剥离处理至接近所述芯片中的失效点； 利用扫描电镜的电子束对所述芯片的正面进行扫描以获得SEM图像；以及 利用所述SEM图像中的明暗程度来确定所述芯片中的失效点的位置。7.根据权利要求6所述的定位方法，其特征在于，所述扫描电镜的电子束的加速电压为I?2kV08.根据权利要求1至7中任一项所述的定位方法，其特征在于，在所述离子束轰击的步骤之前，所述定位方法还包括对所述减薄处理后的所述芯片的背面进行清洗处理的步骤。9.根据权利要求8所述的定位方法，其特征在于，所述清洗处理的步骤包括: 利用超声波对所述芯片的背面进行震荡处理； 利用去离子水对所述震荡处理后的所述芯片的背面进行冲洗处理；以及 利用气枪对所述冲洗处理后的所述芯片的背面进行干燥处理。10.根据权利要求9所述的定位方法，其特征在于，所述震荡处理的时间为60s?300so11.一种芯片的失效分析方法，包括对所述芯片中的失效点的位置进行定位，以及获取所述芯片中的失效点的形貌图像的步骤，其特征在于，对所述芯片中的失效点的位置进行定位的方法为权利要求1至10中任一项所述的定位方法。
【文档编号】G01N1/44GK105842264SQ201510020474
【公开日】2016年8月10日
【申请日】2015年1月15日
【发明人】殷原梓
【申请人】中芯国际集成电路制造(上海)有限公司