掺杂失效的分析方法
【专利摘要】本发明公开了一种掺杂失效的分析方法，包括步骤：提供一良品硅片；对良品硅片和待测样品硅片进行处理直至露出衬底表面；将良品硅片和待测样品硅片分别放置在一导电底座上并用锡焊固定；分别在良品硅片和待测样品硅片上选定一测试图形；进行测试条件设置；采用单针分别对良品硅片和待测样品硅片上的测试图形进行认证测试；对良品硅片和待测样品硅片的测试数据进行比较并判断待测样品硅片的掺杂是否失效。本发明能准确快速验证掺杂相关的失效，能大大减少测试图形尺寸、实现小尺寸图形的掺杂失效分析，能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。
【专利说明】掺杂失效的分析方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种掺杂失效的分析方法。
【背景技术】
[0002]在半导体集成电路制造中，掺杂是一种通用的工艺，当掺杂失效时往往造成最后形成的芯片产品的失效，因此如何判断掺杂是否失效，并根据判断结果来确定芯片产品的失效是否是有掺杂失效引起的是芯片产品失效分析中的一种重要分析方法。现有掺杂失效的分析方法包括:
[0003]1、对器件的电学测试来佐证，该方法是通过对器件的各个端口或电极施加电应力，从而监控各电极的电压电流等了解特性。该方法存在的问题是:
[0004]1.1、对器件的测试需要用到复杂的纳米探针技术或者衬垫(pad)用微探针分析。
[0005]1.2、即使明确器件电学特性异常，仍无法确认器件失效是否是由掺杂失效造成的，因为器件失效可能是由掺杂、刻蚀、对准、异常冗余物等多个原因造成。
[0006]2、针对杂质种类和浓度的染色处理。该方法存在的问题是:
[0007]2.1、染色与染色用药液的配比、时间密切相关，需要反复试验，耗时耗力；
[0008]2.2、当异常掺杂的剂量或浓度差异较小时，染色成功率大大降低。
[0009]3、二次离子质谱分析(SMS)。该方法存在的问题是:分析复杂，成本昂贵，而且对样品尺寸的限制大，体现在要求长宽都在100微米以上。
【发明内容】
[0010]本发明所要解决的技术问题是提供一种掺杂失效的分析方法，能准确快速验证掺杂相关的失效，能大大减少测试图形尺寸、实现小尺寸图形的掺杂失效分析，能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。
[0011]为解决上述技术问题，本发明提供的掺杂失效的分析方法包括如下步骤:
[0012]步骤一、提供一掺杂符合要求的良品硅片，该良品硅片用于对待测样品硅片进行比较分析。
[0013]步骤二、对所述良品硅片和所述待测样品硅片进行处理，该处理将所述良品硅片和所述待测样品硅片的衬底表面上的膜层结构都去除，直至露出所述良品硅片和所述待测样品娃片的衬底表面。
[0014]步骤三、将处理过的所述良品硅片和所述待测样品硅片分别放置在一导电底座上，且通过锡焊料分别将所述良品硅片和所述待测样品硅片的底部和对应底座紧密品质粘
贴在一起。
[0015]步骤四、分别在所述良品硅片和所述待测样品硅片上选定一测试图形，所述良品硅片上的测试图形和所述待测样品硅片上的测试图形的尺寸相同，且所述良品硅片和所述待测样品硅片上的测试图形区域处从硅片的表面到底部的掺杂类型相同。
[0016]步骤五、采用扩展电阻测试设备进行测试条件设置，测试条件设置包括整修工具参数设置和认证测试参数设置。
[0017]步骤六、根据所设定的测试条件，采用单针分别对所述良品硅片上的测试图形和所述待测样品硅片上的测试图形进行认证测试，测试后分别得到所述良品硅片的电阻值的数据、以及所述待测样品硅片的电阻值的数据。
[0018]步骤七、对所述良品硅片和所述待测样品硅片的电阻值的数据进行比较，当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%?105%时，所述待测样品硅片的掺杂有效；当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%?105%的范围之外时，所述待测样品硅片的掺杂失效。
[0019]进一步的改进是，步骤二中的处理工艺采用氢氟酸进行腐蚀处理。
[0020]进一步的改进是，步骤三中的所述底座为无倾角的平面底座。
[0021]进一步的改进是，步骤四中所选定的所述良品硅片和所述待测样品硅片上的测试图形要求是:所述良品硅片和所述待测样品硅片上的测试图形的区域都要平坦且杂质分布均匀、且所述良品硅片和所述待测样品硅片上的测试图形的掺杂类型和位于对应测试图形底部的掺杂区域或硅片衬底的掺杂类型都相同；所述良品硅片和所述待测样品硅片上的测试图形的长度和宽度都分别大于所述扩展电阻测试的针的直径。
[0022]进一步的改进是，步骤五中所述整修工具参数设置包括:
[0023]将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件或都设定为PEN组件。在所要测试的所述良品硅片或所述待测样品硅片的测试图形中设定测试的初始点。
[0024]步骤五中认证测试参数设置包括:
[0025]根据所述初始点的设定设置极性；设置测试点数，测试点数大于等于I ;设置步径，步径大于针的直径；设置认证测试的组件，所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件时，所述认证测试的组件设定为QTA ;所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为PEN组件时，所述认证测试的组件设定为PEN。
[0026]本发明通过对扩展电阻测试设备进行整修工具参数设置和认证测试参数设置，能够对待测试样品进行单针测试，相对于双针测试，单针测试能够大大减少所能测试的图形尺寸，能实现小尺寸如小于10微米X 10微米的图形的掺杂失效分析。本发明通过将待测试样品的掺杂区域的该测试结果和一掺杂符合要求的良品硅片的掺杂区域的测试结果进行比较，根据比较结果能够准确快速验证掺杂是否失效，从而也能直接快速并准确的判断芯片失效是否由惨杂失效引起，故能大大节省芯片失效分析的时间和确保失效分析的准确性，为明确工艺原因及提升相关产品的良率发挥重大作用。
【专利附图】
【附图说明】
[0027]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0028]图1是SRP测试原理示意图；
[0029]图2是本发明实施例方法流程图；[0030]图3A-图3G是本发明实施例方法各步骤中示意图。
【具体实施方式】
[0031]本发明实施例中使用到SRP测试，在对本发明实施例做说明之前，先介绍一下SRP测试原理，如图1所示，是SRP测试原理示意图。现有SRP测试是对样品的截面进行双探针测试，从而得出载流子浓度和电阻率的纵深分布，现有SRP测试的工作过程如下:
[0032]1、确定样品102和底座101。其中样品102的图形长宽大小要在数百微米以上，以确保测试斜面103能覆盖所需的深度。底座101为带指定角度的模块，如17’，34’，1° 9’，
9°坐
Δι OΔι 、j.ο
[0033]2、样品102粘贴在底座101上进行研磨，得到与底座相同倾斜角的斜面103。研磨后露出斜面边缘104，以及PN结界面105.[0034]3、样品102进入SRP机台进行测试，其中SRP的两探针106在斜面103上通过步进式移动和接触，两探针106间存在5mv电压，通过电流测量换算等，得到两探针106间的电阻值。
[0035]4、所测得的电阻值经过校准曲线转换为电阻率和载流子浓度，而探针106每次接触所处的位置，通过角度及距离换算，得到针对应位置的深度值，以上数据综合，就可得到样品的电阻值的深度分布曲线。
[0036]SRP测试用的探针106是锇钨组分，通过针整修处理后，在表面形成大量的微毛刺，不但可以穿透表面自然氧化层，还可以与硅片表面形成非常紧密的接触，从而保证稳定可靠的测试结果。
[0037]SRP测试展开前，需要对针即探针106进行整修处理(conditioning)以及认证测试(qualifying)。认证测试是用于确保针处于稳定可靠的状态，会用到一系列的组件；整修处理则用于设定认证测试组件的条件。认证测试组件中有两个重要部分，一是QTA(qualification, testing, alignment的缩写)样品，用于判断针尖毛刺的数量；二是PEN(Penetrating,穿透)样品，用于判断针尖毛刺的穿透深度是否合适。QTA样品和PEN样品测试都合格，方可认定针认证通过。对这两个样品测试时，可实现单根针的独立测试。
[0038]利用型号为SSM NAN0SRP2000的SRP，本专利通过一定的样品准备后，用SRP平面且单针测试实现对小图形掺杂情况的分析，实现对产品是否掺杂失效的判断。
[0039]如图2所示，是本发明实施例方法流程图；如图3A至图3G所示，是本发明实施例方法各步骤中示意图。本发明实施例掺杂失效的分析方法包括如下步骤:
[0040]步骤一、提供一掺杂符合要求的良品硅片，该良品硅片用于对待测样品硅片进行比较分析。所述良品硅片和所述待测样品硅片要具有相同的膜层结构，且具有相同的掺杂结构，但是所述良品硅片的掺杂区域的掺杂已经确认为符合要求。如图3A所示，所述待测样品硅片I上形成有多层薄膜组成的膜层结构2以及多个掺杂区域3。
[0041]步骤二、对所述良品硅片和所述待测样品硅片进行处理，该处理将所述良品硅片和所述待测样品硅片I的衬底表面上的膜层结构都去除，直至露出所述良品硅片和所述待测样品硅片I的衬底表面。如图3B所示，本发明实施例是采用氢氟酸进行腐蚀处理来将膜层结构去除，直至露出所述良品硅片和所述待测样品硅片I的衬底表面。
[0042]步骤三、如图3C所示，将处理过的所述良品硅片和所述待测样品硅片I分别放置在一导电底座5上，且通过锡焊料6分别将所述良品硅片和所述待测样品硅片I的底部和对应底座5紧密品质粘贴在一起，通过锡焊料6使所述良品硅片或所述待测样品硅片I的底部和所述底座5电连接。所述底座5为无倾角的平面底座。
[0043]步骤四、如图3D所示，分别在所述良品硅片和所述待测样品硅片I上选定一测试图形，所述良品硅片上的测试图形和所述待测样品硅片I上的测试图形的尺寸相同，且所述良品硅片和所述待测样品硅片上的测试图形区域处从硅片的表面到底部的掺杂类型相同。本发明实施例中所述待测样品硅片I上的测试图形为一个掺杂区域3。所选定的所述良品硅片和所述待测样品硅片I上的测试图形要求是:
[0044]所述良品硅片和所述待测样品硅片I上的测试图形的区域都要平坦且杂质分布均匀、且所述良品硅片和所述待测样品硅片上的测试图形的掺杂类型和位于对应测试图形底部的掺杂区域或硅片衬底的掺杂类型都相同。如图3E所示，假定所述良品硅片和所述待测样品硅片I的掺杂类型为N型，图形3a和3c的掺杂类型为N型，图形3b的掺杂类型为P型；则图形3a和3c符合掺杂要求，而图形3b不符合掺杂要求，故图形3b不能选为测试图形。
[0045]如图3D所示，所述良品硅片和所述待测样品硅片I上的测试图形的长度L和宽度W都分别大于所述扩展电阻测试的针4的直径d。如图3E所示，图形3a的宽度或长度小于针4的直径d，故图形3a不能选为测试图形；图形3c的宽度或长度都大于针4的直径d，故图形3c能选为测试图形。
[0046]步骤五、采用扩展电阻测试设备进行测试条件设置，测试条件设置包括整修工具参数设置和认证测试参数设置。本发明实施例中能选用型号为SSM NAN0SRP2000的扩展电阻测试设备。
[0047]所述整修工具参数设置包括:将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件如在扩展电阻测试设备中选用“locate the start position on theQTA sample”进行设定，或将所要测试的所述良品硅片或所述待测样品硅片都设定为PEN组件如在扩展电阻测试设备中选用“locate the start positionon the PEN sample”进行设定；在所要测试的所述良品硅片或所述待测样品硅片的测试图形中设定测试的初始点，可以分别在扩展电阻测试设备中选用“Identify the start position on the QTAposition，，或 “ Identify the start position on the PEN position，，进行设定。
[0048]认证测试参数设置包括:根据所述初始点的设定设置极性(polarity)，在扩展电阻测试设备中极性设置包括两个选项:“North high, sample low”或“South high, samplelow”。如图1中所示的SRP的两探针106分别称为南针和北针,本发明实施例中针4选用南针和北针中的一个，所述针4选用北针时,极性设置为“North high, sample low” ；所述针4选用南针时,极性设置为“South high, sample low”;极性设置后,测试时会在所述针4上加高电位，从所述底座5向所述良品硅片或所述待测样品硅片I的底部所加电压为低电位。
[0049]设置测试点数(Number of Points),测试点数大于等于I,测试点数等于I时能够实现最小图形的测试；设置步径(X-step)，步径大于针的直径；设置认证测试的组件，所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件时，所述认证测试的组件设定为QTA ;所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为PEN组件时，所述认证测试的组件设定为PEN。
[0050]步骤六、如图3F所示，根据所设定的测试条件，采用单针4分别对所述良品硅片上的测试图形和所述待测样品硅片上的测试图形进行认证测试，测试后分别得到所述良品硅片的电阻值的数据、以及所述待测样品硅片的电阻值的数据。本发明采用单针即采用一个探针4就能实现测试，能够大大减少测试面积，如图3G所示，测试图形的尺寸最低可以到和针4的直径相同。
[0051]步骤七、对所述良品硅片和所述待测样品硅片的电阻值的数据进行比较，当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%?105%时，所述待测样品硅片的掺杂有效；当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%?105%的范围之外时，所述待测样品硅片的掺杂失效。失效品阻值偏大，表明掺杂浓度偏低或有异型掺杂物质导入；阻值偏小，表明掺杂浓度过高。
[0052]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种掺杂失效的分析方法，其特征在于，包括如下步骤: 步骤一、提供一掺杂符合要求的良品硅片，该良品硅片用于对待测样品硅片进行比较分析； 步骤二、对所述良品硅片和所述待测样品硅片进行处理，该处理将所述良品硅片和所述待测样品硅片的衬底表面上的膜层结构都去除，直至露出所述良品硅片和所述待测样品娃片的衬底表面； 步骤三、将处理过的所述良品硅片和所述待测样品硅片分别放置在一导电底座上，且通过锡焊料分别将所述良品硅片和所述待测样品硅片的底部和对应底座紧密品质粘贴在一起; 步骤四、分别在所述良品硅片和所述待测样品硅片上选定一测试图形，所述良品硅片上的测试图形和所述待测样品硅片上的测试图形的尺寸相同，且所述良品硅片和所述待测样品硅片上的测试图形区域处从硅片的表面到底部的掺杂类型相同； 步骤五、采用扩展电阻测试设备进行测试条件设置，测试条件设置包括整修工具参数设置和认证测试参数设置； 步骤六、根据所设定的测试条件，采用单针分别对所述良品硅片上的测试图形和所述待测样品硅片上的测试图形进行认证测试，测试后分别得到所述良品硅片的电阻值的数据、以及所述待测样品硅片的电阻值的数据； 步骤七、对所述良品硅片和所述待测样品硅片的电阻值的数据进行比较，当所述待测样品硅片的电阻值为所 述良品硅片电阻值的95%~105%时，所述待测样品硅片的掺杂有效；当所述待测样品硅片的电阻值为所述良品硅片电阻值的95%~105%的范围之外时，所述待测样品硅片的掺杂失效。
2.如权利要求1所述的方法，其特征在于:步骤二中的处理工艺采用氢氟酸进行腐蚀处理。
3.根据权利要求1所述的方法，其特征在于:步骤三中的所述底座为无倾角的平面底座。
4.根据权利要求1所述的方法，其特征在于:步骤四中所选定的所述良品硅片和所述待测样品硅片上的测试图形要求是:所述良品硅片和所述待测样品硅片上的测试图形的区域都要平坦且杂质分布均匀、且所述良品硅片和所述待测样品硅片上的测试图形的掺杂类型和位于对应测试图形底部的掺杂区域或硅片衬底的掺杂类型都相同；所述良品硅片和所述待测样品硅片上的测试图形的长度和宽度都分别大于所述扩展电阻测试的针的直径。
5.根据权利要求1所述的方法，其特征在于:步骤五中所述整修工具参数设置包括: 将所要测试的所述良品硅片或所述待测样品硅片都设定为QTA组件或都设定为PEN组件； 在所要测试的所述良品硅片或所述待测样品硅片的测试图形中设定测试的初始点； 步骤五中认证测试参数设置包括: 根据所述初始点的设定设置极性； 设置测试点数，测试点数大于等于I ; 设置步径，步径大于针的直径； 设置认证测试的组件，所述整修工具中将所要测试的所述良品硅片或所述待测样品硅.片都设定为QTA组件时，所述认证测试的组件设定为QTA ;所述整修工具中将所要测试的所述良品硅片或所述待测样品硅片都设定为PEN组件时，所述认证测试的组件设定为PEN。
【文档编号】G01R31/26GK103837808SQ201210484281
【公开日】2014年6月4日 申请日期:2012年11月23日 优先权日:2012年11月23日
【发明者】赖华平, 徐云, 武佳 申请人:上海华虹宏力半导体制造有限公司