具有用于超声芯片调试的超声换能器的处理器芯片的制作方法
【专利摘要】本发明提供一种收发器装置组合(100)，其包含第一超声换能器(140)及包含中央处理单元CPU(111)的处理器芯片(110)。存储器(112)耦合到所述CPU(111)，所述存储器(112)包含所存储的超声通信软件(119)，其用于使所述处理器芯片(110)变为用于经由具有第二超声换能器的主机计算装置所驱动的超声探针的目标装置，以一起执行对所述处理器芯片(110)的超声调试。所述收发器装置组合(100)包含：发射路径，其包含具有由所述CPU(111)的输出驱动的输入的超声驱动器(126)，其中所述超声驱动器(126)的输出经耦合以驱动所述第一超声换能器(140)的输入发射超声信号；及接收路径，其包含模拟信号处理电路，其响应于从所述超声探针所接收到的超声信号将所述第一超声换能器(140)的输出耦合到所述CPU(111)的输入。
【专利说明】
具有用于超声芯片调试的超声换能器的处理器芯片
技术领域
[0001]本发明大体上涉及处理器芯片，例如，微控制器单元(M⑶)或数字信号处理器(DSP)，且更特定来说，涉及用于调试处理器芯片以减少其引脚数的方法及结构。
【背景技术】
[0002]多年来，MCU已服务广泛范围的应用的要求。随着较低引脚数产品的出现，微控制器使嵌入式处理能够被多种多样的应用(其包含汽车电子到家用电器)所用。然而，随着对由这些较低引脚数MCU所提供的更多功能性的需求的增加，所需的开销引脚(overheadpins)的数量可成为重要的因素。可将开销引脚定义为不能由MCU用户直接用于包含电力供应及接地供应的应用的所有引脚、用于隔离的专用引脚、复位引脚及测试引脚。
[0003]针对嵌入式可编程MCU装置，开销引脚通常包含针对与调试及编程所述装置及其固件(包含对半导体制造商的内部测试要求的支持))的软件/硬件工具介接到所述装置所必需的所有装置引脚。传统上，以额外开销为代价，开销引脚已成为专用引脚。在一种布置中，一些开销引脚可与装置的现有功能引脚一起多路复用。尽管引脚多路复用有助于减小总引脚数，但引脚多路复用不允许在调试期间易于使用所有功能引脚。因此，引脚多路复用可使硬件及固件开发具有挑战性。
【发明内容】
[0004]在所描述的实例中，一种收发器装置组合包含第一超声换能器及包含中央处理单元(CPU)的处理器芯片。存储器耦合到所述CPU，所述存储器包含所存储的超声通信软件，其用于使所述处理器芯片变为用于经由具有第二超声换能器的主机计算装置所驱动的超声探针的目标装置，以用于一起执行对所述处理器芯片的超声调试。所述收发器装置组合包含:发射路径，其包含具有由所述CPU的输出驱动的输入的超声驱动器，其中所述超声驱动器的输出经耦合以驱动所述第一超声换能器的输入发射超声信号;及接收路径，其包含模拟信号处理电路，其响应于从所述超声探针所接收到的超声信号将所述第一超声换能器的输出耦合到所述CPU的输入。
【附图说明】
[0005]图1A是根据实例实施例的实例收发器装置组合的简化框图，所述收发器装置组合包含通过模拟前端电路耦合到处理器芯片的超声换能器。
[0006]图1B是根据实例实施例的实例收发器装置组合的框图，所述收发器装置组合包含包括接收侧上的增益放大器及滤波器的芯片上模拟前端以及发射侧上的超声换能器驱动器。
[0007]图1C是根据实例实施例的图1B中所展示的经修改以包含芯片上超声换能器的收发器装置组合的框图。
[0008]图2是根据实例实施例的用于所揭示的收发器装置组合的处理器芯片及模拟前端电路的基于超声的调试的实例处理器芯片及前端模拟电路调试环境的描绘。
[0009]图3是根据实例实施例的实例8引脚经封装MCU装置的框图，MCU装置具有所揭示的超声通信软件且包含具有堆叠于MCU芯片上的超声换能器的MCU芯片，其全都在封装材料内。
【具体实施方式】
[0010]处理器芯片引脚多路复用可使硬件及固件开发对于处理器芯片的调试来说具有挑战性。如本文中所使用，术语“调试”包含装置测试及/或仿真操作。
[0011]在所描述的实例中，收发器装置组合包含耦合到处理器芯片的超声换能器。通过使处理器芯片的开销引脚的一部分通过模拟前端电路连接到超声换能器来实现减少的引脚数。此布置实现经由超声信道的与超声探针的无线超声通信以提供处理器芯片(及其相关联前端模拟电路)的调试。如本文中所使用，“开销引脚”为不能由MCU用户直接用于包含电力供应器及接地供应器的应用的引脚、用于隔离的专用引脚、复位引脚及测试引脚。
[0012]所揭示的实施例使用超声通信信道，其取代外部可用的开销测试引脚(例如，作为封装的引脚，其可用于常规电调试中的调试)中的一些，其中内部测试引脚连接到超声换能器。所揭示的处理器芯片可具有少到6个或8个的引脚，例如，6引脚或8引脚微控制器单元(MCU)，或包含中央处理单元(CPU)芯片及相关联存储器的16引脚数字信号处理器(DSP)tJf对具有嵌入式处理器的装置，芯片可具有少到2个的引脚(电力供应器引脚)。将所揭示的超声通信软件存储于存储器中，CPU实施所述超声通信软件以用于使处理器芯片及相关联的前端模拟电路变为用于具有第二超声换能器的超声探针的目标装置，其一起执行处理器芯片及相关联的前端模拟电路的调试。可任选地将前端模拟电路(用于发射的超声驱动器及用于接收的增益放大器加滤波器)及超声换能器中的一者或两者集成于处理器芯片上，或将其一起提供于单个封装中，例如，以经堆叠的裸片或横向裸片布置。
[0013]图1A是根据实例实施例的实例超声收发器装置组合(收发器装置组合)100的简化框图，收发器装置组合100包含通过前端模拟电路耦合到处理器芯片110的超声换能器140。处理器芯片110包含CPU 111(其提供信号处理)、耦合到CPU 111且可由CPU 111存取的至少一个存储器112(例如，快闪存储器及/或静态RAM(SRAM))及时钟113。尽管将时钟113展示为处于处理器芯片110上，但时钟113可为外部时钟。
[0014]连同超声收发器(下文中称“收发器”)一起配置处理器芯片110以实现在经由空气传播的超声信道上发射及接收经调制的超声调试信号，所述收发器包含与超声换能器140(将其称为“第一超声换能器”以在与具有“第二超声换能器”的超声探针一起描述时区分开)介接的前端模拟电路(超声驱动器126及前端接收模拟电路135)。收发器装置组合100包含发射路径，其包含具有由CPU 111的输出驱动的输入的超声驱动器126。尽管在图1A中未展示，但CPU 111与超声驱动器126之间存在数/模转换器(DAC)。超声驱动器126的输出经耦合以驱动超声换能器140的输入以发射经调制的超声信号。
[0015]收发器装置组合100包含接收路径，其包含前端接收模拟电路135，前端接收模拟电路135包含增益放大器及滤波器，前端接收模拟电路135响应于从具有第二超声换能器的超声探针接收到的经调制的超声信号将超声换能器140的输出耦合到CPU 111的输入。尽管图1A中未展示，但模/数转换器(ADC)存在于前端接收模拟电路135内，或存在于前端接收模拟电路135与CPU 111的输入之间。处理器芯片110可包含DSP芯片或MCU芯片。
[0016]存储器112包含所存储的所揭示的超声通信软件119。由CPU实施超声通信软件119(例如，当响应于所接收到的超声能量而触发时)，超声通信软件119经配置以使理器芯片110及前端模拟电路126、135变为用于由具有第二超声换能器的超声探针(参见图2中具有下文所描述的第二超声换能器290的超声探针260)进行调试的目标装置。
[0017]所揭示的超声通信软件可包含代码，其用于对所揭示的调试进行定序，使得只要超声信道可操作，处理器芯片110及其相关联的前端模拟电路126、135就可经受在通过常规电通信信道执行调试时所使用的相同的调试序列，其中数据速率可能稍微减小。举例来说，启动(或向控制寄存器的某一特定软件写入)是最简单形式的调试操作。针对启动，处理器芯片110可以与联合测试行动组(JTAG)或其它串行命令接口类似的方式对超声信道实施监听。一旦启动，超声数据信道可在不存在JTAG或其它扫描测试的情况下进行操作。
[0018]处理器芯片110可实施在预定时间周期内等待命令。如果未接收到命令，其可超时且关闭超声信道。如果处理器芯片110确实接收到命令，通过实施超声通信软件119，处理器芯片110可使用现由常规物理引脚连接所执行的超声信道执行多种命令。此类命令的实例包含设置/转储寄存器、对内部或外部存储器的读取/写入、单步代码、校准、配置或剪裁位的读取/写入、扫描链存取、熔丝读取/写入、设置中断点、执行码、触发逻辑的自测试、存储器或模拟电路、读取/写入装置安全信息及外围装置的控制。在另一模式中，可在超声信道处于睡眠时实施唤醒功能，且处理器芯片在其接收到超声能量突发时唤醒，且接着其移动到监听模式以等待命令。
[0019]超声换能器140(及下文所描述的第二超声换能器290)可包含压电微加工的超声换能器(PMUT)、常规压电换能器(例如，包含锆钛酸铅(PZT))。在另一实施例中，超声换能器可包含电容性微加工的超声换能器(CMUT)。
[0020]已知超声是具有大于人类听觉范围的上限(其为大约至少20kHz)的频率的振荡声压波。所揭示的超声调试通信通常使用从20kHz到高达数GHz的频率进行操作，且识别超声通信的优点，其包含归因于几米或更远的距离之后的随距离的较高衰减(相对于RF)的良好的安全性。在较短波长/高频率(例如，多IGHz)下，可以使用多输入多输出(MMO)技术以增加数据处理量，其中40kHz的超声下的8mm波长在数据速率上等于35GHz的RF波长。
[0021]收发器装置组合100可使用通常取决于由超声换能器所提供的带宽的从AkHz到f 2kHz的频带。针对现成的低成本压电(例如，错钛酸铅(PZT))换能器，f I = 20kHz，f 2 =50kHz，其允许使用二进制移相键控(BPSK)/正交相移键控(QPSK)调制的大约10到15kbps的数据速率，及使用频移键控(FSK)调制的稍微较低的数据速率。针对现成的较高频率压电换能器，例如提供fi = 60kHz且f2 = 10kHz，使用QPSK提供大约40kbps的数据速率，且使用FSK调制提供稍微较低的数据速率。
[0022]图1B是根据实例实施例的实例收发器装置组合150的框图，收发器装置组合150是图1A中所展示的经修改以包含现展示为驱动器126’的超声驱动器及现展示为处理器芯片110’上的135’的模拟信号处理电路(展示为包含增益放大器及滤波器)的收发器装置组合100ADC 114位于前端接收模拟电路135与CPU 111的输入之间。图1C是根据实例实施例的实例收发器装置组合170的框图，收发器装置组合170是图1B中所展示的经修改以包含作为现展示为140’的芯片上超声换能器的超声换能器以提供芯片110”的收发器装置组合150。
[0023]图2是根据实例实施例的用于所揭示的收发器装置组合的处理器芯片及模拟前端电路的基于超声的调试的实例处理器芯片IlOa及前端模拟电路调试环境的描绘，所述收发器装置组合是图1A中所展示的经修改以现被展示为包含处理器芯片IlOa的经封装的收发器装置组合200的收发器装置组合100。处理器芯片IlOa具有八(8)个外部引脚241到248，外部引脚241到248被连接到芯片上的相应接合垫，其耦合到封装材料(例如，环氧树脂)230的外部。尽管未展示连接，但外部引脚241到248可耦合到经封装的收发器装置组合200的节点以提供电力供应、接地、隔离、时钟_及某些数据。
[0024]处理器芯片IlOa包含内部接合垫251到254，其在内部耦合到超声换能器140以实现超声通信而非按常规形式耦合在封装材料230的外部，以减小到所展示的8个外部引脚(241到248)的处理器芯片I 1a的引脚数。在此实施例中，可将超声换能器140堆叠于与处理器芯片IlOa相同的封装上(相同的封装中)以减小其空间以实现处理器芯片IlOa及其相关联前端模拟电路的基于超声通信的调试。
[0025]超声探针260是经由主机计算装置265(主机265)(例如个人计算机(PC))驱动的JTAG引擎261。主机265上的软件经配置以将所要调试操作转译成命令序列，例如JTAG命令序列。IEEE 1149.1规范概述四线或五线接口，其通常称为JTAG接口或JTAG。所揭示的实施例不限于JTAG通信。其它命令规范包含线监视(其为由德州仪器公司(Texas InstrumentsIncorporated)所提供的用于对微控制器的快闪存储器进行编程的两线接口)或其它类似接口。
[0026]JTAG接口使用被展示为TMS、TCK、TDI及TDO的至少四个互连件。JTAG接口的核心是被展示于处理器芯片IlOa内作为测试存取端口(TAP)控制器270的简单的状态机，TAP控制器270耦合到测试及仿真逻辑275。对于时钟信号TCK的每一上升转变，经由TMS电平序列达至IjTAP控制器270的每一状态。取决于所述序列，TAP控制器270将进入特定操作模式，例如将数据读取到数据寄存器或指令寄存器中。
[0027]JTAG引擎261经配置以转换这些命令，且将其发送到JTAG接口信号上。主机265连同通过其自身前端模拟电路(未展示)耦合到超声换能器290的超声探针260—起可通过到经封装的收发器装置组合200的通信起始到处理器芯片IlOa及其相关联的模拟前端电路的超声通信。在图2中将相关联的前端模拟电路展示为发射侧上的DAC 121及超声驱动器126、及接收侧上的前端接收模拟电路135(例如，增益放大器及滤波器)及芯片上ADC 114a、114b及114c。因此，超声探针260用作主从式系统中的主装置，其中目标装置为处理器芯片IlOa且其相关联的模拟前端电路用作从装置。
[0028]举例来说，处理器芯片I 1a可包含M⑶，例如德州仪器公司的MSP430或MSP432MCU，其从装置被首次引入起就使用标准JTAG接口作为其主要开发工具接口。JTAG接口可用于介接到MSP430及MSP432开发工具，且还用于装置测试目的。
[0029]所揭示的实施例包含(例如)由超声探针(例如，在图2中所展示的超声探针260)实施的工厂键控编程的安全操作。工厂键控编程是使用超声数据信道的另一特殊方式，其增加芯片安全性，使得用户可能需要特殊设备来读取、写入或清除芯片的安全信息(或识别号码)。在芯片安全设置的情况下，用户不能单独对来自芯片的引脚的安全信息进行存取。此夕卜，在较高安全模式中，不能从芯片的引脚或超声信道读取或修改装置安全码(在设置之后)。较高安全模式可使读取或修改数据仅对芯片内部的使用可用。
[0030]图3是根据实例实施例的实例8引脚经封装MCU装置300的框图，MCU装置300具有所揭示的超声通信软件且包含具有堆叠于M⑶芯片310上的超声换能器140的M⑶芯片310，其全都在封装材料230内。芯片(未展示)可用于堆叠。替代地，超声换能器可为包含衬底穿孔(例如，穿硅通孔或TSV)的可用于堆叠的换能器芯片，例如，电容性微加工的超声换能器(CMUT)。在经堆叠的布置中，M⑶芯片310通常在超声换能器140的几毫米内。MCU芯片310具有连接到芯片上的相应接合垫的外部引脚241到248，其耦合在封装材料230的外部以对用户可用。如上文所提及，外部引脚241到248可包含电力供应引脚、接地引脚、隔离引脚及数据引脚。
[0031]M⑶芯片310的接合垫251到254为内部耦合接合垫，其在通过I/O接口 374(其对应于上文所描述的模拟前端电路)内部耦合到超声换能器140以实现超声通信而非按常规方式耦合在封装材料230的外部以用于到其的电连接，以将引脚数减小到所展示的8个外部引脚。如上文所提及，可将超声换能器140堆叠于与MCU芯片310相同的封装中以减小其间距以实现处理器芯片IlOa及I/O接口 374(其对应于模拟前端电路)的基于超声通信的调试。
[0032]M⑶芯片310包含非易失性程序存储器372、易失性数据存储器373、1/0接口 374(其提供超声驱动器及模拟信号处理电路(例如，增益放大器及滤波器))、中央处理单元(CPU)375及时钟376。还展示包含数字数据总线278及地址总线279的M⑶芯片310。将所揭示的超声通信软件119存储于非易失性程序存储器372中。
[0033]所揭示的实施例包含在超声测试之后停用装置组合的收发器，这可消除耦合到收发器的处理器芯片的内部节点上的负载。在此实施例中，收发器通常保持于封装中。停用收发器的方法包含写入到内部寄存器、设置存储器中的停用超声位、烧断内部熔丝或电子熔丝(电熔丝(effuse))以停用收发器及/或从其移除电力。此可为瞬时动作或被推迟到某一其它事件(例如，下一加电)。此外，在一些案例中，收发器的停用可为永久的，或在其它案例中，收发器的停用可为可逆的。
[0034]在所描述的实施例中，修改是可能的，且在权利要求书的范围内，其它实施例是可能的。
【主权项】
1.一种收发器装置组合，其包括: 第一超声换能器，及 处理器芯片，其包含:中央处理单元CPU;及存储器，其耦合到所述CPU，所述存储器包含所存储的可由所述CHJ存取的超声通信软件，所述超声通信软件经配置以使所述处理器芯片变为用于经由具有第二超声换能器的主机计算装置所驱动的超声探针的目标装置，以一起执行对至少所述处理器芯片的超声调试； 其中所述收发器装置组合包含:发射路径，其包含具有由所述CHJ的输出驱动的输入的超声驱动器，其中所述超声驱动器的输出经耦合以驱动所述第一超声换能器的输入发射超声信号;及接收路径，其包含模拟信号处理电路，其响应于从所述超声探针所接收到的超声信号将所述第一超声换能器的输出耦合到所述(PU的输入。2.根据权利要求1所述的收发器装置组合，其中所述第一超声换能器包含堆叠于所述处理器芯片上的单独的超声换能器芯片。3.根据权利要求2所述的收发器装置组合，其中所述单独的超声换能器芯片包含压电换能器。4.根据权利要求1所述的收发器装置组合，其中所述第一超声换能器被集成于所述处理器芯片上。5.根据权利要求4所述的收发器装置组合，其中所述第一超声换能器包含电容性微加工的超声换能器CMUT芯片。6.根据权利要求1所述的收发器装置组合，其中所述处理器芯片包含第一组接合垫及第二组接合垫，其中所述第二组接合垫耦合到所述第一超声换能器，且所述收发器装置组合进一步包括:封装，其包含所述处理器芯片及所述第一超声换能器周围的封装材料，所述封装具有耦合到所述第一组接合垫但并不耦合到所述第二组接合垫的多个引脚。7.根据权利要求1所述的收发器装置组合，其中所述处理器芯片包含微控制器单元MCU芯片。8.根据权利要求1所述的收发器装置组合，其中由所述超声通信软件所提供的所述超声调试实施:所述第一超声换能器，其经由超声信道从所述第二超声换能器接收超声调试信号，其中响应于所述超声调试信号，所述处理器芯片产生电测试数据;及所述第一超声换能器，其转换所述电测试数据以经由所述超声信道将超声测试数据信号发射到所述超声探针的所述第二超声换能器。9.根据权利要求8所述的收发器装置组合，其中所述超声通信软件进一步实施在完成所述超声调试之后停用所述收发器装置组合的所述发射路径及所述接收路径。10.一种超声调试的方法，所述方法包括: 经由超声信道从经由主机计算装置所驱动的超声探针的第二超声换能器发射超声调试信号; 由第一超声换能器接收所述超声调试信号，所述第一超声换能器通过模拟前端电路耦合到处理器芯片，其中响应于所述超声调试信号，所述处理器芯片产生电测试数据； 所述第一超声换能器转换所述电测试数据以经由所述超声信道发射超声测试数据信号，及 所述超声探针的所述第二超声换能器接收所述超声测试数据信号且将所述超声测试数据信号转换成电测试数据信号，其中所述主机计算装置评估所述电测试数据信号。11.根据权利要求10所述的方法，其进一步包括所述超声探针经由所述超声信道实施所述处理器芯片的工厂键控编程。12.根据权利要求10所述的方法，其中所述处理器芯片包含微控制器单元MCU芯片。13.根据权利要求10所述的方法，其中所述处理器芯片包含第一组接合垫及第二组接合垫，其中所述第二组接合垫耦合到所述第一超声换能器，其进一步包括:封装，其包含所述处理器芯片及所述第一超声换能器周围的封装材料，所述封装具有耦合到所述第一组接合垫但并不耦合到所述第二组接合垫的多个引脚。14.根据权利要求10所述的方法，其进一步包括在完成所述超声调试之后停用提供接收路径及发射路径的包含所述第一超声换能器的超声装置组合的收发器。15.根据权利要求14所述的方法，其中所述停用包含以下各者中的至少一者:写入到所述处理器芯片的内部寄存器;在所述处理器芯片的存储器中设置停用超声位;烧断内部熔丝或电子熔丝(电熔丝)以停用所述收发器;及从所述收发器移除电力。
【文档编号】G01R31/317GK106030322SQ201580009977
【公开日】2016年10月12日
【申请日】2015年3月11日
【发明人】阿南德·达巴克, 克莱夫·比特尔斯通
【申请人】德州仪器公司