一种全数字超高频雷达装置的制造方法
【技术领域】
[0001]本实用新型属于雷达技术领域，涉及一种用于探测河流表面波参数或者近岸海面浪参数雷达，尤其涉及一种全数字超高频雷达装置。
【背景技术】
[0002]雷达可以获得的精度最终取决于信号干扰比(SIR)或信号噪声比(SNR)，雷达信号处理的目的就是为了提高这些指标。传统的接收机采用超外差式结构使用了模拟乘法器对回波进行解调，由于半导体器件的非线性使得信号产生交调失真，最明显的是三阶交调，虽然通过脉冲压缩技术可以明显提高回波信噪比，然而却无法消除交调失真，因为模拟乘法器产生的失真并非白噪声成分，脉冲压缩会误认为其是回波信号本身的一部分。为了消除模拟混频器引入的交调失真，最好的解决方法就是在数字域混频，利用理想的数字乘法器代替具有非线性特性的模拟乘法器。这也是本实用新型专利所使用的方法，利用高速AD对回波信号直接射频采样，然后在数字域实现混频得到低频信号，再降采样后进行进一步分析。此方法有效避免了模拟乘法器引入的失真，使得回波信号携带信息得到有效利用。
[0003]近年美国codar公司在其海洋探测雷达系统SeaSonde的基础上推出了超高频河流非接触探测系统RiverSonde，RiverSonde工作频率在420至450MHz，发射机发射功率在1W,最大探测距离300m，最高可测流速4m/s，其接收机便采用了全数字结构。在武汉大学申请的名为:一种全数字高频雷达装置、专利号为:201220632452.8的专利中，该装置工作在高频频段，对天线接收来的信号直接奈奎斯特采样，在数字信号处理器中实现下变频；由于模数转换器的采样率存在上限，因此该方案不适合用于超高频系统中。
【实用新型内容】
[0004]针对【背景技术】存在的问题，本实用新型提供一种全数字超高频雷达装置。
[0005]本实用新型的技术方案如下:
[0006]—种全数字超高频雷达装置，包括发射电路和接收电路，所述发射电路包括依次连接的发射天线、射频功率放大器、发射开关、数字信号源、时钟源；接收电路包括依次连接的接收天线、模拟前端、模数转换器、数字信号处理器、数字同步控制器、数字同步控制器、USB传输控制器；时钟源为模数转换器、数字信号处理器、数字同步控制器、数字信号源提供同步时钟；数字信号源与数字信号处理相连。
[0007]所述数字信号处理器和数字同步控制器全部由可编程逻辑器件(FPGA)实现，所选的FPGA为ALTERA公司的CYCLONE V系列，并在其内部生成了 N10S II嵌入式处理器作为接收机的控制核心。
[0008]所述发射天线为八木天线；所述接收天线为八木天线阵列，阵列有8个天线，8个天线呈直线等间距排列，间距为发射信号半波长；发射天线位于接收天线阵列左前端，相距超过10米。
[0009]所述模数转换器模拟信号输入通道带宽必须大于雷达工作频段，但是对于采样速率只需满足带通采样定理即可；这里采用的是带通等效采样完成对天线回波的射频采样。
[0010]所述模拟前端包括依次连接的接收开关、射频放大器和射频带通滤波器，接收开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益在45dB左右，带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。
[0011]所述数字信号源包括依次连接的DDS芯片、射频放大器和射频带通滤波器，通过数字信号处理器可以控制其产生所需线性扫频中断连续波型。
[0012]所述时钟源依次连接的温补晶振、数字锁相环芯片和时钟缓冲芯片；温补晶振提供高稳定的时钟源，经过数字锁相环芯片产生两路时钟，一路用于数字信号源，一路作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路用于8通道模数模块，1路用于数字信号处理器。
[0013]本实用新型结构简单、体积小、成本低；由于在数字域中实现下变频，在模拟前端在去除了模拟混频器部分，从而得以大大简化，且信号质量得到很大的提升，不需要考虑三阶交调等干扰问题；整个接收机电路调试难度大大简化，结构紧凑，可实现便携式雷达装置。由于本装置中所有模块的时钟全部来源于同一个高质量时钟源，因此模块之间的相位极其同步，系统的相位稳定度大大提升。相对于传统的超外差式超高频雷达装置，本全数字超高频雷达装置具有明显的优点和经济价值。
【附图说明】
[0014]图1为本实用新型的结构简图。
【具体实施方式】
[0015]下面结合附图和实施例详细说明:
[0016]如图1所示本实用新型包括发射电路和接收电路，所述发射电路包括发射天线、射频功率放大器、发射开关、数字信号源、时钟源；接收电路包括接收天线、模拟前端、模数转换器、数字信号处理器、数字同步控制器、USB传输控制器；时钟源为模数转换器、数字信号处理器、数字同步控制器、数字信号源提供同步时钟；数字信号源与数字信号处理相连。
[0017]数字处理器和数字同步控制器全部由可编程逻辑器件(FPGA)实现，所选的FPGA为ALTERA公司的CYCLONE V系列，并在其内部生成了 N1S II嵌入式处理器作为接收机的控制核心；发射天线为八木天线；所述接收天线为八木天线阵列，阵列有8个天线，8个天线呈直线等间距排列，间距为发射信号半波长；发射天线位于接收天线阵列左前端，相距超过10米；模数转换器模拟信号输入通道带宽必须大于雷达工作频段，但是对于采样速率只需满足带通采样定理即可；这里采用的是带通等效采样完成对天线回波的射频采样。
[0018]模拟前端包括接收开关、射频放大器和射频带通滤波器，接收开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益在45dB左右，带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。数字信号源由DDS芯片、射频放大器和射频带通滤波器组成，通过数字信号处理器可以控制其产生所需线性扫频中断连续波型；时钟源由温补晶振、数字锁相环芯片和时钟缓冲芯片组成；温补晶振提供高稳定的时钟源，经过数字锁相环芯片产生两路时钟，一路用于数字信号源，一路作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路用于8通道模数模块，1路用于数字信号处理器。
[0019]本实施例中:
[0020]时钟源产生9路81.92Mhz时钟用于模数转换采样时钟和处理器的工作时钟，另外还有1路983.04MHz时钟作为数字信号源的参考时钟，这两个时钟的相位是一致的，保证了系统的相位稳定度。
[0021]数字信号源产生中心频率340Mhz、扫频带宽15Mhz、输出功率-lOdBm的线性扫频中断连续波，经过功率放大器后通过八木天线发出去，功率放大器的增益为50dB，因此发射功率为10W。
[0022]接收天线接收的回波信号经过模拟前端放大45dB后进入模数转换器直接带通采样，与FPGA内部产生的数字本振信号相乘下变频得到低频信号，此时采样率仍然很高，不适合后续处理，因此加入了一级CIC滤波器抽取3200倍后得到低采样率数字信号，通过USB模块上传的上位机后即可进行后续的处理。
[0023]接收机将解调后的低频时域信息通过USB模块上传到上位机，上位机进行两次傅里叶变换分别得到距离和速度信息。
【主权项】
1.一种全数字超高频雷达装置，包括发射电路和接收电路，其特征在于: 所述发射电路包括依次连接的发射天线、射频功率放大器、发射开关、数字信号源、时钟源；所述接收电路包括依次连接的接收天线、模拟前端、模数转换器、数字信号处理器、数字同步控制器、USB传输控制器；时钟源为模数转换器、数字信号处理器、数字同步控制器、数字信号源提供同步时钟；数字信号源与数字信号处理器相连。2.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述数字信号处理器和数字同步控制器全部由可编程逻辑器件FPGA实现，所选的FPGA为ALTERA公司的CYCLONE V系列，并在其内部生成了 N1S II嵌入式处理器作为接收机的控制核心。3.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述发射天线为八木天线；所述接收天线为八木天线阵列，阵列有8个天线，可以按照实际情况改变阵列情况。4.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述模数转换器使用低的采样率对回波信号带通采样，不需要在模拟前端对回波信号混频。5.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述模拟前端包括依次连接的接收开关、射频放大器和射频带通滤波器，接收开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益为45dB，射频带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。6.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述数字信号源包括依次连接的DDS芯片、射频放大器和射频带通滤波器，通过数字信号处理器控制其产生所需线性扫频中断连续波型。7.根据权利要求1所述的一种全数字超高频雷达装置，其特征在于:所述时钟源包括依次连接的温补晶振、数字锁相环芯片和时钟缓冲芯片；温补晶振提供高稳定的时钟源，经过数字锁相环芯片产生两路时钟，一路用于数字信号源，一路作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路用于8通道模数模块，1路用于数字信号处理器。
【专利摘要】本实用新型提供了一种全数字超高频雷达装置，包括发射电路、接收电路，发射电路包括发射天线、射频功率放大器、发射开关、数字信号源、时钟源；接收电路包括接收天线、模拟前端、模数转换器、数字信号处理器、数字同步控制器、USB传输控制器；时钟源为模数转换器、数字信号处理器、数字信号源提供同步时钟；数字信号源与数字信号处理相连。本实用新型系统结构清晰，硬件电路简单，体积小，成本低，配置灵活。
【IPC分类】G01S13/02
【公开号】CN205003282
【申请号】CN201520806406
【发明人】文必洋, 侯义东, 田应伟, 谭剑
【申请人】武汉大学
【公开日】2016年1月27日
【申请日】2015年10月19日