1.一种基于FPGA的高精度同步采样装置，其特征在于，包括：采样装置GPS接收机、FPGA、CPU和本地晶振，所述采样装置与所述FPGA连接，所述GPS接收机与所述FPGA、所述CPU连接，所述本地晶振与所述FPGA连接，所述FPGA与所述CPU连接；
所述采样装置采集IRIG-B码信号，采集后的信号输入所述FPGA，所述GPS接收机接收GPS信号，所述GPS接收机输出时间信号至所述FPGA和所述CPU，所述本地晶振的时钟频率作为基准，测量GPS信号秒脉冲的间隔，经过所述FPGA处理后，IRIG-B码信号都对应准确的GPS时间，实现同步采样。
2.根据权利要求1所述的高精度同步采样装置，其特征在于，所述FPGA包括解码模块、接口模块、整形模块、校准模块和转换模块，所述解码模块与所述整形模块连接，所述接口模块与所述转换模块连接，所述整形模块、所述校准模块和所述转换模块依次连接；
所述采样装置将采集后的信号输入所述解码模块，所述转换模块将转换后的信号输出至所述CPU。
3.根据权利要求2所述的高精度同步采样装置，其特征在于，所述接口模块提供采样率配置接口；
所述IRIG-B码信号输入所述解码模块，所述解码模块实现IRIG-B码的解码，恢复出秒脉冲信号以及UTC时间；
所述整形模块对所述解码模块恢复出秒脉冲信号进行整形，通过Kalman滤波算法获得B码的统计秒脉冲间隔周期数，生成整形后的秒脉冲信号；
所述校准模块利用整形后的秒脉冲信号对所述本地晶振进行校准，并获得本地晶振的时钟加快、减慢控制向量；
所述转换模块利用所述接口模块配置的采样间隔周期数的整数部分和小数部分获得ADC采样控制脉冲，并对AD串行数据进行串并转换，以及时间戳标记。
4.根据权利要求2所述的高精度同步采样装置，其特征在于，所述FPGA还包括封包模块，所述转换模块连接所述封包模块，所述封包模块将采样得到的数据进行封包，并发送到所述CPU进行处理。