时间测试电路及时间测试方法与流程

本发明涉及数字电路技术领域，具体涉及一种时间测试电路及时间测试方法。

背景技术：

随着集成电路尺寸小型化的不断发展，高精度时间测试芯片成为研究热点，传统的直接计数法，通过对参考时钟的频率进行计数实现时间的测量，当时钟频率为ghz时，其时间测量精度才达到ns级，其精度被参考时钟的频率大大限制，无法满足更高的测量精度。随后又提出了基于延迟单元的时间测量法，时间开始信号在延迟链中传播，当时间结束信号到来时锁定时间开始信号传播的位置，通过计算延迟链的个数就可得到测量的时间。其精度取决于每个延迟单元的延迟时间，延迟时间最小达到几十皮秒。门延迟时间受输入信号、工艺、电路参数结构和寄生电容电阻等因素的影响。直接选用触发信号作为延迟连中的传播信号，因为作为触发信号的脉冲信号上升沿时间比较长，同时夹杂着干扰信号，对于延迟链中每一级延迟链信号传播时，增加了信号的翻转时间和功耗，同时干扰信号还容易造成电路其他部分的错误。

技术实现要素：

本发明所要解决的技术问题是针对上述现有技术提供一种能够减少信号在各级门延时的翻转时间并能降低功耗的时间测试电路及时间测试方法。

本发明解决上述问题所采用的技术方案为：一种时间测试电路，其特征在于：包括电压比较器、振荡器、多个d锁存器、温度编码器和计数器；

所述电压比较器能够输出一对上升沿陡峭的阶跃信号以作为时间开始和时间结束的内部传输信号；

所述振荡器为包括多级门延迟单元串联构成的延迟链电路，第一级门延迟单元的输入端与所述电压比较器中时间开始信号输出端相连接，最后一级门延迟单元的输出端与所述电压比较器的信号输入端相连接，最后一级门延迟单元的输出端还与计数器的输入端相连接；

每级门延迟单元的输出端连接一个d锁存器的数据输入端，所述电压比较器中时间结束信号输出端分别与各d锁存器的时钟信号输入端相连接，各d锁存器的信号输出端均与所述温度编码器的输入端相连接。

优选地，所述延迟链电路包括50级门延迟单元。

为了所述温度编码器采用半静态双边沿触发器。

一种采用前述时间测试电路进行的时间测试方法，其特征在于包括如下步骤：

步骤一、利用电压比较器产生一对上升沿陡峭的阶跃信号以作为时间开始和时间结束的内部传输信号；

步骤二、当电压比较器检测到时间开始信号触发后，则控制时间开始信号在延迟链电路中传播；

步骤三、在时间结束信号触发前，每次阶跃信号传播到最后一级门延迟单元后，计数器进行计数工作；

步骤四、当电压比较器检测到时间结束信号触发后，计数器停止工作，同时各d锁存器锁存各门延迟单元的状态，并将各门延迟单元的状态信号传送至温度编码器，温度编码器获取阶跃信号传播到的延迟单元的级数n1；

步骤五、通过公式t＝n×n×tlsb+n1×tlsb计算延迟时间t，其中n为计数器的计数值，n为延迟链中门延迟单元的总级数，tlsb为单个门延迟单元的延迟时间。

作为改进，还包括步骤六、将t根据dnl和inl进行查表，对整个电路进行修正。

再改进，对所述电压比较器输出的阶跃信号进行分压处理，从而得到一个上升沿较短的阶跃信号作为时间开始和时间结束的内部传输信号。

与现有技术相比，本发明的优点在于：该时间测试电路在传统时间数字转换器的基础上，利用电压比较器产生一个上升沿陡峭的阶跃信号作为时间开始和时间结束控制信号，该阶跃信号作为时间测量的内部传输信号，相对于外部输入脉冲信号上升沿时间比较长并夹杂了干扰信号，减少了信号在门延迟单元的翻转时间、降低了功耗，同时避免了干扰信号对电路的影响。阶跃信号在振荡器中传输，每循环完一次后，重新送到延迟单元中，直至时间结束信号触发，进而结束该阶跃信号的传播。此时，d锁存器锁存所有门延迟单元状态。通过计数器值和温度编码器值从而求得延迟时间。因为门延迟时间受温度，工艺，电压等环境因素干扰而变化，通过校正减少这些因素对门延迟时间的干扰。

附图说明

图1为本发明实施例中时间测试电路的电路框图。

图2为本发明实施例中时间测试电路时序图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

如图1所示，本实施例中的时间测试电路，其特征在于：包括电压比较器1、振荡器2、多个d锁存器3、温度编码器4和计数器5。

电压比较器1可以由偏置电路、差分放大器、共源放大器以及推挽级输出电路组成，由于电压比较器1输出的信号上升沿时间太长对于在振荡器2中进行延迟传播时会增加电容的充放电时间，相应会增加单个门延迟单元21的延迟时间，因此对电压比较器1输出的阶跃信号进行分压处理，得到一个上升沿较短的阶跃信号作为时间开始start和时间结束stop的内部传输信号。如此可以减少延迟链中每个门延迟单元21的翻转时间，对于时间测试电路的精度有很大的提高。本实施例中最终产生上升沿为100ps的阶跃信号作为时间开始start和时间结束stop的内部传输信号。上升沿时间若继续减少，将不能保证mos电容有足够的充放电时间，输出将会得到紊乱的阶跃信号，使整个测时电路输出错误的结果。

振荡器2为包括多级门延迟单元21串联构成的延迟链电路，本实施例中延迟链电路包括50级门延迟单元21。第一级门延迟单元21的输入端与电压比较器1中时间开始信号start输出端相连接，最后一级门延迟单元21的输出端与电压比较器1的信号输入端相连接，最后一级门延迟单元21的输出端还与计数器5的输入端相连接。

计数器5的设计主要是为了增加时间的测量范围，在精细测量中延迟单元时间为30ps和35ps，若不采用循环延迟，测量时间范围太短。对于普通计数器5如此高的计数频率会引起计数器5逻辑混乱错误，因此，本文采用双边沿计数器5可以使计数频率减少一半，同时减少了功耗的利用，对输出信号进行锁存处理。

每级门延迟单元21的输出端连接一个d锁存器3的数据输入端，电压比较器1中时间结束信号输出端分别与各d锁存器3的时钟信号输入端相连接，各d锁存器3的信号输出端均与温度编码器4的输入端相连接。温度编码器4采用半静态双边沿触发器。

如图2，采用前述的时间测试电路进行的时间测试方法，包括如下步骤：

步骤一、利用电压比较器1产生一对上升沿陡峭的阶跃信号以作为时间开始和时间结束的内部传输信号；

步骤二、当电压比较器1检测到时间开始信号触发后，则控制时间开始信号在延迟链电路中传播；

步骤三、在时间结束信号触发前，每次阶跃信号传播到最后一级门延迟单元21后，计数器5进行计数工作；

步骤四、当电压比较器1检测到时间结束信号触发后，计数器5停止工作，同时各d锁存器3锁存各门延迟单元21的状态，并将各门延迟单元21的状态信号传送至温度编码器4，温度编码器4获取阶跃信号传播到的延迟单元的级数n1；

步骤五、通过公式t＝n×n×tlsb+n1×tlsb计算延迟时间t，其中n为计数器5的计数值，n为延迟链中门延迟单元21的总级数，tlsb为单个门延迟单元21的延迟时间。

步骤六、将t根据dnl和inl进行查表，对整个电路进行修正，通过修正能够减少温度、工艺、电压等环境因素对门延迟时间的干扰。

在tsmc180nm工艺下完成整个时间测量电路设计，通过cadencespectre仿真得到该时间测量电路最小测量时间为20ps，最大测量时间为16ns，微分非线性(dnl)为0.6lsb，积分非线性(inl)为2.2lsb。