物理量测定装置、电子设备和移动体的制作方法
本发明涉及物理量测定装置、电子设备和移动体等。
背景技术：
以往，已知有时间数字转换电路。时间数字转换电路将时间转换为数字值。作为这样的时间数字转换电路的现有示例，已知有例如专利文献1～4所公开的现有技术。
在专利文献1～3的现有技术中，使用所谓的游标延迟电路实现了时间数字转换。游标延迟电路使用作为半导体元件的延迟元件来实现时间数字转换。
专利文献4公开了下述微小时间测量装置，该微小时间测量装置具备输出第1时钟脉冲的第1石英振荡器、输出第2时钟脉冲的第2石英振荡器、边沿一致检测电路、同步计数器、微型计算机以及发送时刻控制部。边沿一致检测电路对第1、第2时钟脉冲的同步点进行检测。同步计数器与第1、第2时钟脉冲同步地进行计数处理。微型计算机根据同步计数器的值算出从开始脉冲至停止脉冲的未知时间。发送时刻控制部根据边沿一致检测电路的输出以及同步计数器和微型计算机的值，输出开始脉冲。
【专利文献1】日本特开2009-246484号公报
【专利文献2】日本特开2007-110370号公报
【专利文献3】日本特开2010-119077号公报
【专利文献4】日本特开平5-87954号公报
在专利文献1～3的现有技术中，使用所谓的游标延迟电路实现了时间数字转换。游标延迟电路使用作为半导体元件的延迟元件来实现时间数字转换。然而，使用半导体元件的时间数字转换虽然容易提高分辨率，但存在难以提高精度的课题。
在专利文献4的现有技术中，使用两个石英振荡器实现了时间数字转换。然而，该现有技术中，由于使两个石英振荡元件振荡的两个振荡电路中的各个振荡电路内置于各个石英振荡器中，因此，通过除了振荡电路之外的ic芯片或电路部件实现用于时间测定的电路。因此，无法实现对两个振荡电路的适当的控制处理，其结果导致难以实现时间数字转换的高性能化。
根据本发明的几个方式，能够提供可实现时间数字转换处理的高性能化、简单化等的物理量测定装置、电子设备和移动体等。
技术实现要素：
本发明是为了解决上述课题中的至少一部分而完成的，可以作为以下的形态或方式实现。
本发明的一个方式涉及物理量测定装置包含第1振荡元件、第2振荡元件、以及集成电路装置，所述集成电路装置包含：第1振荡电路，其使所述第1振荡元件振荡而生成第1时钟频率的第1时钟信号；第2振荡电路，其使所述第2振荡元件振荡而生成与所述第1时钟频率不同的第2时钟频率的第2时钟信号；以及测定部，其具有时间数字转换电路，该时间数字转换电路使用所述第1时钟信号和所述第2时钟信号将时间转换为数字值。
本发明的一个方式中，物理量测定装置具有第1、第2振荡元件和集成电路装置，集成电路装置中设有第1、第2振荡电路。并且，通过利用集成电路装置的第1、第2振荡电路使物理量测定装置的第1、第2振荡元件振荡，从而生成不同时钟频率的第1、第2时钟信号。并且，使用由第1、第2振荡电路生成的第1、第2时钟信号，进行将时间转换为数字值的时间数字转换。如果利用这样使用第1、第2振荡元件生成的第1、第2时钟信号，则能够使用精度较高的时钟频率的时钟信号实现时间数字转换，因此，与使用半导体元件来实现时间数字转换的情况相比，能够实现时间数字转换的高精度化。此外，由于生成第1、第2时钟信号的第1、第2振荡电路内置于集成电路装置中，因此，与振荡电路不内置于集成电路装置中的情况相比，能够实现时间数字转换处理的高性能化及简化等。
此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第1端子，其用于将所述第1振荡元件的一端与所述第1振荡电路连接起来；第2端子，其用于将所述第1振荡元件的另一端与所述第1振荡电路连接起来；第3端子，其用于将所述第2振荡元件的一端与所述第2振荡电路连接起来；以及第4端子，其用于将所述第2振荡元件的另一端与所述第2振荡电路连接起来。
如果将这样的第1～第4端子设置于集成电路装置中，则能够将电路元件与这些端子连接，或者利用这些端子进行第1、第2振荡电路的控制等。
此外，在本发明的一个方式中，也可以是，所述第1振荡元件的一端与所述第1端子、所述第1振荡元件的另一端与所述第2端子、所述第2振荡元件的一端与所述第3端子、以及所述第2振荡元件的另一端与所述第4端子通过收纳所述第1振荡元件、所述第2振荡元件和所述集成电路装置的封装体的内部布线连接起来。
这样，能够利用封装体的内部布线将第1振荡元件与集成电路装置的第1、第2端子之间、以及第2振荡元件与集成电路装置的第3、第4端子之间连接起来，从而能够利用集成电路装置的第1、第2振荡电路使第1、第2振荡元件振荡。
此外，在本发明的一个方式中，也可以是，所述第1振荡电路配置在沿所述集成电路装置的第1边、第2边、第3边以及第4边中的所述第1边的区域，所述第2振荡电路配置在沿所述集成电路装置的所述第1边、所述第2边、所述第3边以及所述第4边中的与所述第1边不同的边的区域。
这样，能够拉开第1振荡电路与第2振荡电路之间的距离、或拉开第1振荡电路的端子与第2振荡电路的端子之间的距离。由此，能够抑制由于噪声或抖动等原因而导致的时间数字转换性能的降低等。
此外，在本发明的一个方式中，也可以是，所述测定部包含处理电路，该处理电路进行与物理量对应的检测信号的信号处理。
这样，使用通过对检测信号进行信号处理而得到的信号，能够进行物理量的测定处理，能够实现适当的物理量测定处理。
此外，在本发明的一个方式中，也可以是，所述物理量为时间、距离、流量、流速以及频率中的至少一个。
但是，作为测定部的测定对象的物理量不限于这样的物理量。
此外，在本发明的一个方式中，也可以是，所述处理电路进行检测信号的波形整形处理。
这样，使用通过波形整形处理适当地进行波形整形后的信号，能够进行物理量的测定处理，能够实现适当的物理量测定处理。
此外，在本发明的一个方式中，也可以是，所述物理量测定装置包含：发光部或声波发送部，所述发光部向对象物照射光，所述声波发送部向所述对象物发送声波；和受光部或声波接收部，所述受光部接收来自所述对象物的光，所述声波接收部从所述对象物接收声波。
这样，能够适当地测定与对象物之间的距离等各种物理量。
此外，在本发明的一个方式中，也可以是，所述处理电路对来自所述受光部或所述声波接收部的所述检测信号进行所述信号处理。
这样，能够通过对来自受光部或声波接收部的检测信号进行适当的信号处理来进行物理量的测定处理。
此外，在本发明的一个方式中，也可以是，所述集成电路装置包含控制部，所述控制部控制所述第1振荡电路和所述第2振荡电路中的至少一个振荡电路。
这样，能够利用由控制部进行的振荡电路的控制来实现时间数字转换处理的高性能化和简化。
此外，在本发明的一个方式中，也可以是，所述控制部控制所述至少一个振荡电路的振荡信号的振荡频率和相位中的至少一方。
如果这样控制振荡信号的振荡频率和相位，则能够将第1、第2时钟信号的频率关系或相位关系设定为适当的关系等。
此外，在本发明的一个方式中，也可以是，所述控制部控制所述至少一个振荡电路，使得所述第1时钟信号与所述第2时钟信号成为给定的频率关系或给定的相位关系。
这样，能够在第1、第2时钟信号的频率关系或相位关系适当的状态下实现时间数字转换。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路将第1信号与第2信号的转变时刻的时间差转换为数字值。
这样，能够使用由第1、第2振荡元件生成的第1、第2时钟信号以高精度将第1、第2信号的转变时刻的时间差转换为数字值。
此外，在本发明的一个方式中，也可以是，在所述第1时钟信号与所述第2时钟信号的相位同步时刻之后，作为第1时钟周期至第i时钟周期中的所述第1时钟信号与所述第2时钟信号的转变时刻的时间差的时钟间时间差为δt～i×δt时，其中，δt为分辨率，i为2以上的整数，所述时间数字转换电路通过确定所述第1信号与所述第2信号的所述时间差与作为所述时钟间时间差的δt～i×δt中的哪一个对应来求出所述数字值。
这样，在相位同步时刻之后，能够有效利用例如每次增加δt的时钟间时间差，将第1、第2信号的时间差转换为数字值。
此外，在本发明的一个方式中，也可以是，设所述第1时钟信号和所述第2时钟信号的第1相位同步时刻与第2相位同步时刻之间的期间为测定期间，所述第1时钟信号与所述第2时钟信号的转变时刻的时间差为时钟间时间差时，所述时间数字转换电路在所述测定期间的多个时钟周期中产生多个所述第1信号，取得信号电平与所产生的多个所述第1信号对应地变化的多个所述第2信号，根据比较处理的结果求出所述数字值，所述比较处理用于比较所述多个时钟周期的各个时钟周期中的所述第1信号与所述第2信号的所述时间差和所述各个时钟周期中的所述时钟间时间差。
这样，能够在测定期间内的多个时钟周期中产生多个第1信号，并使用各个时钟周期中的第1、第2时钟信号的时钟间时间差求出上述多个第1信号与对应的多个第2信号的时间差的数字值。由此，能够实现时间数字转换的高速化。
此外，在本发明的一个方式中，也可以是，设所述第1时钟信号和所述第2时钟信号的第1相位同步时刻与第2相位同步时刻之间的期间为第1更新期间、所述第2相位同步时刻与第3相位同步时刻之间的期间为第2更新期间、所述第1时钟信号与所述第2时钟信号的转变时刻的时间差为时钟间时间差时，所述时间数字转换电路在所述第1更新期间中，在第m时钟周期中产生所述第1信号，取得信号电平与所产生的所述第1信号对应地变化的所述第2信号，进行用于比较所述第m时钟周期中的所述第1信号与所述第2信号的所述时间差和所述时钟间时间差的比较处理，其中，m为1以上的整数，所述时间数字转换电路在所述第2更新期间中，在根据所述第1更新期间中的所述比较处理的结果设定的第n时钟周期中产生所述第1信号，取得信号电平与所产生的所述第1信号对应地变化的所述第2信号，进行用于比较所述第n时钟周期中的所述第1信号与所述第2信号的所述时间差和所述时钟间时间差的比较处理，其中，n为1以上的整数。
这样，能够反馈上次的更新期间中的比较处理的结果，从而在本次的更新期间中设定产生第1信号的时钟周期，从而实现时间数字转换。
此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第1pll电路，其进行所述第1时钟信号与基准时钟信号的相位同步；和第2pll电路，其进行所述第2时钟信号与所述基准时钟信号的相位同步。
通过这样使用第1、第2pll电路进行相位同步，与利用一个pll电路进行第1、第2时钟信号的相位同步的情况相比，能够提高相位同步的频度，从而能够实现使用第1、第2时钟信号的时间数字转换处理的高性能化。
此外，在本发明的一个方式中，也可以是，设所述第1时钟信号和所述第2时钟信号的每1时钟周期的抖动量为j，时间数字转换的分辨率为δt时，j≤δt。
这样，能够抑制由于抖动量超过分辨率而导致时间数字转换的精度劣化的情况。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间中的所述一个时钟信号的时钟数为k时，j≥δt/k。
这样，能够抑制以分辨率为主要原因导致时间数字转换的精度劣化的情况。
此外，在本发明的一个方式中，也可以是，设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻与下一次进行相位同步的时刻之间的期间中的所述一个时钟信号的时钟数为k时，(1/10)×(δt/k1/2)≤j≤10×(δt/k1/2)。
这样，能够以考虑了累积抖动的影响的分辨率来实现时间数字转换，能够实现时间数字转换的高精度化。
此外，本发明的另一方式涉及电子设备，所述电子设备包含上述任意一项所述的物理量测定装置。
此外，本发明的另一方式涉及移动体，所述移动体包含上述任意一项所述的物理量测定装置。
附图说明
图1是本实施方式的物理量测定装置的基本结构例。
图2是使用时钟频率差的时间数字转换方法的说明图。
图3是物理量测定装置的具体结构例。
图4是物理量测定装置的具体结构例。
图5是物理量测定装置的集成电路装置的第1布局配置例。
图6是物理量测定装置的集成电路装置的第2布局配置例。
图7是本实施方式的物理量测定装置的第1结构例。
图8是示出信号sta、stp的关系的图。
图9是示出使用信号sta、stp的物理量测定的示例的图。
图10是本实施方式的物理量测定装置的第2结构例。
图11是振荡信号的振荡频率控制的说明图。
图12是振荡信号的相位控制的说明图。
图13是说明本实施方式的时间数字转换的信号波形图。
图14是说明时间数字转换的第1方式的信号波形图。
图15是说明时间数字转换的第2方式的信号波形图。
图16是本实施方式的物理量测定装置的第3结构例。
图17是同步电路的第1结构例。
图18是说明同步电路的动作的信号波形图。
图19是同步电路的第2结构例。
图20是振荡电路的第1结构例。
图21是振荡电路的第2结构例。
图22是时间数字转换电路的结构例。
图23是相位检测器的结构例。
图24是说明信号sta的重复方法的信号波形图。
图25是说明信号sta的重复方法的信号波形图。
图26是说明时钟周期指定值的更新方法的信号波形图。
图27是说明时钟周期指定值的更新方法的信号波形图。
图28是说明时钟周期指定值的更新方法的信号波形图。
图29是说明二分检索方法的信号波形图。
图30是集成电路装置的另一结构例。
图31是说明集成电路装置的另一结构例的动作的信号波形图。
图32是示出分频比的设定的一例的图。
图33是随机漫步、量子漫步的说明图。
图34是累积抖动的说明图。
图35是分辨率与抖动的关系的说明图。
图36是分辨率与抖动的关系的说明图。
图37是电子设备的结构例。
图38是移动体的结构例。
标号说明
ck1、ck2：第1、第2时钟信号；f1、f2：第1、第2时钟频率；xtal1、xtal2，xtal3：第1、第2、第3振荡元件；δt：分辨率；sta、stp：第1、第2信号；cin：时钟周期指定值(时钟周期指定信息)；cct：时钟周期值；dq：数字值；tdf：时间差；tr：时钟间时间差；tcnt：计数值；ts：测定期间；tm、tma、tmb：相位同步时刻；tp、tp1～tp4：更新期间；n、m：时钟数；dck1、dck2：第1、第2分频时钟信号；p1～p4：第1～第4端子；l1～l4：信号布线；sd1～sd4：第1～第4边；10：集成电路装置；20：时间数字转换电路；21、22：相位检测器；30：处理部；31：输出码生成部；32：信号输出部；33：寄存部；40：计数部；50：测定部；60：处理电路；70：发光部(声波发送部)；72：受光部(声波接收部)；100：振荡电路；101、102、103：振荡电路；110：同步电路；112：计数器；120：pll电路；122、124：分频电路；126：相位检测器；128：电荷泵电路；130：pll电路；132、134：分频电路；136：相位检测器；138：电荷泵电路；206：汽车(移动体)；207：车体；208：控制装置；209：车轮；400：物理量测定装置；410：封装体；412：底座部；414：盖部；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部。
具体实施方式
以下，对本发明的优选实施方式详细地进行说明。另外，以下说明的本实施方式不对权利要求书中记载的本发明的内容进行不当的限定，本实施方式中说明的所有结构并非都为作为本发明的解决手段所必需的。
1.物理量测定装置
图1示出本实施方式的物理量测定装置400的基本结构例。物理量测定装置400包含振荡元件xtal1(第1振荡元件)、振荡元件xtal2(第2振荡元件)、以及集成电路装置10。此外，还可以包含信号布线l1、l2、l3、l4以及后述的封装体等。另外，物理量测定装置400不限于图1的结构，可以实施省略上述部件的一部分构成要素、或进行追加其它构成要素等各种变形。
振荡元件xtal1、xtal2例如为压电振子。具体而言，振荡元件xtal1、xtal2例如为石英振子。例如为at切型或sc切型等厚度剪切振动型石英振子。振荡元件xtal1、xtal2例如可以是简单封装型(spxo)振子，也可以是具备恒温槽的恒温型(ocxo)或不具备恒温槽的温度补偿型(tcxo)振子。此外，还可以采用saw(surfaceacousticwave)谐振器、作为硅制成的振子的mems(microelectromechanicalsystems)振子等作为振荡元件xtal1、xtal2。
集成电路装置10包含振荡电路101、102和测定部50。此外，集成电路装置10还可以包含端子p1、p2、p3、p4。另外，集成电路装置10不限于图1的结构，可以实施省略上述部件的一部分构成要素、或进行追加其它构成要素等各种变形。
振荡电路101(第1振荡电路)使振荡元件xtal1振荡。并且，生成时钟频率f1(第1时钟频率)的时钟信号ck1(第1时钟信号)。振荡电路102(第2振荡电路)使振荡元件xtal2振荡。并且，生成时钟频率f2(第2时钟频率)的时钟信号ck2(第2时钟信号)。振荡电路101、102由振荡用缓冲电路、电容器或电阻等电路元件构成。由振荡电路101、102生成的时钟信号ck1、ck2被提供给测定部50(时间数字转换电路20)。
测定部50具有时间数字转换电路20，该时间数字转换电路20使用时钟信号ck1和时钟信号ck2将时间转换为数字值。测定部50进行用于测定物理量的处理。测定部50例如进行通过时间数字转换电路20的时间数字转换来测定作为物理量的时间的处理。或者，也可以进行用于利用通过时间数字转换电路20实现的时间数字转换来测定其它物理量的处理。
测定部50包含处理电路60，该处理电路60进行与物理量对应的检测信号的信号处理。处理电路60例如进行针对与物理量对应的模拟检测信号的模拟信号处理等。具体而言，处理电路60进行检测信号的波形整形处理等。处理电路60可以包含例如用于进行波形整形处理等模拟信号处理的模拟电路。物理量为时间、距离、流量、流速以及频率中的至少一个。物理量也可以是速度、加速度、角速度或角加速度等。关于处理电路60的详细情况，在后面进行叙述。
时间数字转换电路20输入使用振荡元件xtal1生成的时钟频率f1的时钟信号ck1以及使用振荡元件xtal2生成的时钟频率f2的时钟信号ck2。然后，使用时钟信号ck1、ck2将时间转换为数字值。时钟频率f2是与时钟频率f1不同的频率，例如是低于时钟频率f1的频率。此外，时间数字转换电路20还可以进行数字值的滤波处理(数字滤波处理、低通滤波处理)，输出滤波处理后的数字值。
另外，在图1中，设有两个振荡电路101、102，时间数字转换电路20使用来自这两个振荡电路101、102的两个时钟信号ck1、ck2进行时间数字转换，但是，本实施方式不限于此。例如，也可以设置三个以上的振荡电路，生成三个以上的时钟信号，使用这三个以上的时钟信号进行时间数字转换。例如，除了时钟信号ck1、ck2之外，还使用第3时钟信号进行时间数字转换。由此，能够实现时间数字转换的进一步的高性能化(高精度化等)。
如图1所示，在本实施方式中，使用振荡元件xtal1、xtal2生成时钟信号ck1、ck2，使用上述时钟信号ck1、ck2进行时间数字转换，因此，能够实现时间数字转换的高精度化等。尤其是，与使用作为半导体元件的延迟元件来实现时间数字转换的上述专利文献1～专利文献3的现有方法相比，能够大幅提高时间数字转换的精度。由此，还能够实现通过测定部50进行的物理量测定处理的精度。
此外，在上述专利文献4的现有方法中，振荡电路设置在石英振荡器侧，在微型计算机等电路装置侧未设置有振荡电路。因此，第1、第2石英振荡器只进行自由运行的振荡动作，无法对第1、第2石英振荡器的振荡动作进行控制。并且，由于无法使来自第1、第2石英振荡器的第1、第2时钟脉冲成为给定的频率关系或给定的相位关系，因此，存在导致电路处理及电路结构的复杂化、或无法充分实现电路处理的高性能化的问题。
与此相对，在本实施方式中，如图1所示，将使振荡元件xtal1、xtal2振荡的振荡电路101、102内置于集成电路装置10。因此，能够控制振荡电路101、102、或使时钟信号ck1、ck2成为给定的频率关系或给定的相位关系。由此，能够实现时间数字转换处理的高性能化、简单化等。
图2是使用时钟频率差的时间数字转换方法的说明图。在t0，时钟信号ck1、ck2的转变时刻(相位)一致。然后，在t1、t2、t3···，时钟信号ck1、ck2的转变时刻的时间差即时钟间时间差tr(相位差)如δt、2δt、3δt那样变长。在图2中，用tr的宽度的脉冲信号表示时钟间时间差。
并且，在本实施方式的时间数字转换中，例如，使用多个振荡元件，使用该多个振荡元件的时钟频率差将时间转换为数字值。即，设时钟信号ck1、ck2的时钟频率为f1、f2时，时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字。例如，如图2所示，利用游标卡尺原理将时间转换为数字值。
这样，能够使用时钟频率f1、f2的频率差|f1-f2|来设定时间数字转换的分辨率，从而能够实现时间数字转换的精度、分辨率等性能的提高等。
具体而言，可以将本实施方式的时间数字转换的分辨率(时间分辨率)表示为δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。并且，时间数字转换电路20以δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)即分辨率δt将时间转换为数字值。分辨率表示为δt＝|f1-f2|/(f1×f2)，是与频率差|f1-f2|对应的分辨率。
这样，能够通过时钟频率f1、f2的设定来设定时间数字转换的分辨率。例如，通过缩小时钟频率f1、f2的频率差|f1-f2|，能够缩小分辨率δt，从而能够实现高分辨率的时间数字转换。此外，通过使时钟频率f1、f2成为较高的频率，能够缩小分辨率δt，从而能够实现高分辨率的时间数字转换。并且，如果使用振荡元件xtal1、xtal2生成时钟频率f1、f2的时钟信号ck1、ck2，则与使用半导体元件的延迟元件的情况相比，还能够实现时间数字转换的精度的提高。
尤其是，在本实施方式中，使用石英振子作为振荡元件xtal1、xtal2(第1、第2振荡元件)。例如，使用at切型或sc切型等厚度剪切振动型石英振子。如果这样使用石英振子生成时钟信号ck1、ck2，则能够实现时钟频率f1、f2的高精度化。能够将例如因制造偏差、温度变动等环境变动引起的时钟频率f1、f2的变动抑制在最小限度。因此，还能够将分辨率δt＝|f1-f2|/(f1×f2)的变动抑制在最小限度，从而能够实现时间数字转换的进一步高性能化等。
图3、图4示出本实施方式的物理量测定装置400的具体结构例。如图3、图4所示，物理量测定装置400包含集成电路装置10、振荡元件xtal1(第1振荡元件、第1振动片)、xtal2(第2振荡元件、第2振动片)、以及用于收纳集成电路装置10和振荡元件xtal1、xtal2的封装体410。封装体410例如由底座部412和盖部414构成。底座部412是由陶瓷等绝缘材料构成的、例如箱型等的部件，盖部414是与底座部412接合的例如平板状等的部件。在底座部412的例如底面上设有用于与外部设备连接的外部连接端子(外部电极)。在由底座部412和盖部414形成的内部空间(腔室)中收纳有集成电路装置10、振荡元件xtal1、xtal2。并且，利用盖部414进行密封，由此，将集成电路装置10、振荡元件xtal1、xtal2气密地密封在封装体410内。
集成电路装置10和振荡元件xtal1、xtal2安装于封装体410内。并且，振荡元件xtal1、xtal2的端子与集成电路装置10(ic)的端子(焊盘)通过封装体410的内部布线进行电连接。集成电路装置10中设有用于使振荡元件xtal1、xtal2振荡的振荡电路101、102，通过利用上述振荡电路101、102使振荡元件xtal1、xtal2振荡而生成时钟信号ck1、ck2。
具体而言，集成电路装置10包含端子p1～p4(第1～第4端子。第1～第4焊盘)。端子p1～p4是振荡器连接用端子(焊盘)。端子p1(第1端子)是用于将振荡元件xtal1的一端与振荡电路101连接起来的端子。端子p2(第2端子)是用于将振荡元件xtal1的另一端与振荡电路101连接起来的端子。振荡元件xtal1的一端、另一端例如是振荡元件xtal1的第1、第2电极。振荡元件xtal1与振荡电路101通过信号布线l1、l2连接起来。信号布线l1、l2例如是物理量测定装置400的封装体410的内部布线(金属布线)。上述信号布线l1、l2将振荡元件xtal1的一端、另一端(第1、第2电极)与集成电路装置10的端子p1、p2连接起来。
端子p3(第3端子)是用于将振荡元件xtal2的一端与振荡电路102连接起来的端子。端子p4(第4端子)是用于将振荡元件xtal2的另一端与振荡电路102连接起来的端子。振荡元件xtal2的一端、另一端例如是振荡元件xtal2的第1、第2电极。振荡元件xtal2与振荡电路102通过信号布线l3、l4连接起来。信号布线l3、l4例如是物理量测定装置400的封装体410的内部布线(金属布线)。上述信号布线l3、l4将振荡元件xtal2的一端、另一端(第1、第2电极)与集成电路装置10的端子p3、p4连接起来。
这样，在本实施方式中，如图3、图4所示，振荡元件xtal1的一端(第1电极)与端子p1、振荡元件xtal1的另一端(第2电极)与端子p2、振荡元件xtal2的一端(第1电极)与端子p3、以及振荡元件xtal2的另一端(第2电极)与端子p4通过收纳有振荡元件xtal1、xtal2和集成电路装置10的封装体410的内部布线即信号布线l1、l2、l3、l4连接起来。
另外，作为物理量测定装置400的结构，可以进行各种变形实施。例如，也可以是，底座部412是平板状的形状，盖部414是在其内侧形成有凹部的形状。此外，对于封装体410内的集成电路装置10、振荡元件xtal1、xtal2的安装方式以及布线连接等，也可以进行各种变形实施。此外，振荡元件xtal1、xtal2无需构成为完全分开，也可以是一个部件上形成的第1、第2振荡区域。此外，也可以在物理量测定装置400(封装体410)上设置三个以上的振荡元件。该情况下，只要在集成电路装置10中设置与该三个以上的振荡元件对应的三个以上的振荡电路即可。
如上所述，在本实施方式中，如图1、图3、图4所示，集成电路装置10中设有用于与振荡元件xtal1、xtal2连接的端子p1～p4。如果将这样的端子p1～p4设置于集成电路装置10中，则能够将可变电容电路等电路元件与例如后述的图20、图21的振荡电路的端子(p1～p4)的节点(nb1、nb2、nx1)连接，从而控制振荡频率等。由此，能够控制振荡电路101、102的振荡频率、或将时钟信号ck1、ck2设定为给定的频率关系。此外，通过在集成电路装置10中设置端子p1～p4，还能够使用后述的图17的同步电路110使振荡环lp1、lp2电连接，或者利用图19的pll电路120控制振荡电路101的振荡频率，实现相位同步。此外，根据本实施方式，集成电路装置10还可以执行振荡电路101、102共通的控制处理。
此外，在本实施方式中，振荡元件xtal1、xtal2与集成电路装置10的端子p1～p4通过封装体410的内部布线即信号布线l1、l2、l3、l4连接起来。这样，利用封装体410的内部布线即信号布线l1～l4将收纳在封装体410中的振荡元件xtal1、xtal2与集成电路装置10连接起来，使得集成电路装置10能够执行振荡元件xtal1、xtal2的振荡动作以及各种控制处理。
2.布局配置例
图5、图6示出组装于本实施方式的物理量测定装置400中的集成电路装置10的第1、第2布局配置例。图5、图6示出集成电路装置10的ic芯片中的、由晶体管以及无源元件的电路元件构成的电路块的配置。边sd1、sd2、sd3、sd4是集成电路装置10的ic芯片的边。在图5、图6中，设从边sd1(第1边)朝向与边sd1对置的边sd2(第2边)的方向为方向dr1(第1方向)，设dr1的相反方向为方向dr2(第2方向)。此外，设从与边sd1交叉的边sd3(第3边)朝向与边sd3对置的边sd4(第4边)的方向为方向dr3(第3方向)，设dr3的相反方向为方向dr4(第4方向)。
在图5中，振荡电路101配置在集成电路装置10的沿着边sd1～sd4(第1边～第4边)中的边sd1的区域。例如，以使振荡电路101的电路块的边(长边)与集成电路装置10的边sd1平行(大致平行)的方式配置振荡电路101。另一方面，振荡电路102配置在沿着作为与边sd1不同的边的边sd2的区域。例如，以使振荡电路102的电路块的边(长边)与集成电路装置10的边sd2平行(大致平行)的方式配置振荡电路102。
具体而言，在图5中，在集成电路装置10的边sd1的方向dr1侧配置振荡器连接用端子p1、p2(焊盘)。端子p1、p2例如配置在沿着边sd1的i/o区域(第1i/o区域)。并且，在端子p1、p2的方向dr1侧还配置有振荡电路101。并且，端子p1、p2与振荡电路101通过信号布线连接起来。
此外，在集成电路装置10的边sd2的方向dr2侧配置振荡器连接用端子p3、p4(焊盘)。例如在沿着边sd2的i/o区域(第2i/o区域)配置端子p3、p4。并且，在端子p3、p4的方向dr2侧配置振荡电路102。并且，端子p3、p4与振荡电路102通过信号布线连接起来。
并且，测定部50例如配置在振荡电路101与振荡电路102之间。例如，测定部50配置在振荡电路101的方向dr1侧，振荡电路102配置在测定部50的方向dr1侧。此外，在集成电路装置10的沿着边sd3的i/o区域(第3i/o区域)配置端子组pg1，在沿着边sd4的i/o区域(第4i/o区域)配置端子组pg2。端子组pg1、pg2经由信号布线与测定部50等各个电路块连接。
在图6中，振荡电路101配置在集成电路装置10的沿着边sd1的区域。另一方面，振荡电路102配置在作为沿着与边sd1不同的边的边sd3的区域。
具体而言，在图6中，在集成电路装置10的边sd1的方向dr1侧配置端子p1、p2。并且，在端子p1、p2的方向dr1侧配置振荡电路101。此外，在边sd3的方向dr3侧配置端子p3、p4。并且，在端子p3、p4的方向dr3侧配置振荡电路102。并且，测定部50配置在振荡电路101的方向dr1侧且配置在振荡电路102的方向dr3侧。
这样，在图5、图6中，振荡电路101与振荡电路102沿着集成电路装置10的不同的边而配置。因此，例如能够分开振荡电路101与振荡电路102之间的距离、或分开振荡电路101的端子p1、p2与振荡电路102的端子p3、p4之间的距离。尤其是，如图5所示，如果将振荡电路101、102配置沿着对置的各个边的区域，则能够充分分开振荡电路101与振荡电路102之间的距离以及端子p1、p2与端子p3、p4之间的距离。
这样，如果以使振荡电路间的距离以及振荡器连接用端子间的距离变长的方式进行布局配置，则能够抑制例如振荡电路101、102中的一个振荡电路产生的噪声传递至另一个振荡电路。因此，能够抑制由于该噪声而导致时间数字转换的性能(转换精度等)降低。此外，在将来自振荡电路101、102的时钟信号ck1、ck2输出至测定部50时，能够用短程(shortpath)连接时钟信号ck1、ck2的信号布线。因此，能够缩小时钟信号ck1、ck2的信号延迟量以及双方的信号延迟差，能够减少抖动等，因此，能够实现时间数字转换的转换性能的提高等。
另外，集成电路装置10的布局配置不限于图5、图6所示的配置，还可以进行各种变形实施。例如，也可以在集成电路装置10中配置测定部50以外的电路块。此外，还可以进行将振荡电路101、102配置在集成电路装置10的沿着相同边的区域的变形实施。
3.第1结构例
图7示出本实施方式的物理量测定装置400的第1结构例。在图7中，测定部50的时间数字转换电路20将信号sta(第1信号。例如开始信号)与信号stp(第2信号。例如停止信号)的转变时刻的时间差转换为数字值dq。信号sta与信号stp的转变时刻的时间差为信号sta与信号stp的沿间(例如上升沿间或下降沿间)的时间差。另外，以下，主要说明将本实施方式的方法应用于将信号sta、stp(第1、第2信号)的转变时刻的时间差转换为数字值的时间数字转换的情况，但本实施方式不限于此。例如，也可以将本实施方式的方法应用到用于测定绝对时刻等的时间数字转换等中。
具体而言，时间数字转换电路20使用由振荡电路101、102生成的时钟信号ck1、ck2，求出对应于信号sta与信号stp的转变时刻的时间差的数字值dq。例如进行时钟信号ck1、ck2的相位同步，在该相位同步的时刻之后，时间数字转换电路20使用时钟信号ck1使信号sta的信号电平转变。例如，使信号sta的信号电平从第1电压电平(例如低电平)变化为第2电压电平(例如高电平)。具体而言，时间数字转换电路20生成脉冲信号的信号sta。
然后，时间数字转换电路20进行对应于信号sta而转变信号电平的信号stp与时钟信号ck2之间的相位比较，由此求出与时间差对应的数字值dq。例如，利用相位比较，判断信号stp与时钟信号ck2的相位的前后关系调换的时刻，从而求出数字值dq。相位的前后关系调换的时刻是如下这样的时刻，在该时刻，从信号stp和时钟信号ck2中的一个信号的相位比另一个信号的相位滞后的状态调换为一个信号的相位比另一个信号的相位超前的状态。该信号stp与时钟信号ck2之间的相位比较例如可以通过根据信号stp和时钟信号ck2中的一个信号对另一个信号进行采样等来实现。或者，也可以使用基于时钟信号ck1的第1计数值和基于时钟信号ck2的第2计数值，实现相位比较用的比较处理。
这样，在图7中，根据时钟信号ck1生成信号sta，进行对应于所生成的信号sta而转变信号电平的信号stp与时钟信号ck2之间的相位比较，求出对应于信号sta与信号stp的转变时刻的时间差的数字值dq。这样，能够在自主地生成用于时间数字转换的第1信号的同时，实现高性能(高精度、高分辨率)的时间数字转换。
此外，测定部50还包含处理电路60，该处理电路60进行与物理量对应的检测信号的信号处理，该处理电路60例如进行检测信号的波形整形处理。
具体而言，图7的物理量测定装置400包含：发光部70，其向对象物照射光；和受光部72，其接收来自对象物的光。并且，模拟前端电路(afe)即处理电路60接收由时间数字转换电路20生成的信号sta，将驱动信号spl输出至发光部70。处理电路60例如具有发光部70的驱动用的脉冲信号生成电路，将作为脉冲信号的驱动信号spl输出至发光部70。发光部70例如由激光装置、led等实现，根据驱动信号spl向对象物射出光(激光等)。
受光部72接收来自对象物的光。例如接收发光部70射出的光的反射光。并且，将例如模拟的检测信号sdt输出至处理电路60。处理电路60对该检测信号sdt进行波形整形处理等信号处理。然后，将信号处理后的信号stp输出至时间数字转换电路20。
另外，在物理量测定装置400中也可以设置声波发送部和声波接收部来代替图7的发光部70、受光部72，其中，所述声波发送部向对象物发送声波，所述声波接收部接收来自对象物的声波。在该情况下，声波发送部根据来自处理电路60的驱动信号spl，向对象物发送声波(超声波等)。然后，声波接收部接收来自对象物的声波(超声回波等)，例如将模拟的检测信号sdt输出至处理电路60。处理电路60进行检测信号sdt的波形整形处理等信号处理，将信号处理后的信号stp输出至时间数字转换电路20。
图8是示出信号sta(第1信号、开始信号)与信号stp(第2信号、停止信号)的关系的图。本实施方式的时间数字转换电路20将信号sta与信号stp的转变时刻的时间差tdf转换为数字值。另外，在图8中，tdf为信号sta与信号stp的上升的转变时刻间(上升沿间)的时间差，但是，也可以是信号sta与信号stp的下降的转变时刻间(下降沿间)的时间差。
图9是示出使用信号sta、stp的物理量测定的示例的图。例如，图7的发光部70使用信号sta向对象物(例如车周围的物体)射出照射光(例如激光)。具体而言，发光部70使用例如基于信号sta的驱动信号spl向对象物射出照射光。然后，受光部72通过从对象物接收反射光等而生成信号stp。具体而言，接收到反射光的受光部72将受光信号即检测信号sdt输出至处理电路60，处理电路60将通过对检测信号sdt进行波形整形而生成的信号stp输出至时间数字转换电路20。这样，通过将信号sta与信号stp的转变时刻的时间差tdf转换为数字值，例如能够通过飞行时间(tof)的方式，测定与对象物之间的距离作为物理量，例如能够在车的自动驾驶等中利用。
或者，也可以是，在物理量测定装置400中设置声波发送部，声波发送部使用信号sta向对象物(例如生物体)发送发送声波(例如超声波)。具体而言，声波发送部例如使用基于信号sta的驱动信号spl向对象物射出声波。然后，声波接收部通过接收来自对象物的接收声波而生成信号stp。具体而言，接收到声波的声波接收部将接收信号即检测信号sdt输出至处理电路60，处理电路60将通过对检测信号sdt进行波形整形而生成的信号stp输出至时间数字转换电路20。这样，通过将信号sta与信号stp的转变时刻的时间差tdf转换为数字值，能够测定与对象物之间的距离等，能够进行基于超声波的生物体信息测定等。
另外，在图8、图9中，也可以是，利用信号sta发送发送数据，使用基于接收数据的接收的信号stp，由此，测定从发送发送数据之后直到接收接收数据为止的时间。此外，由本实施方式的物理量测定装置测定的物理量不限于时间、距离，还可以考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
这样，在本实施方式中，处理电路60进行与物理量对应的检测信号的信号处理。例如，与时间、距离、流量、流速及频率中的至少一个物理量对应的检测信号(sdt)输入处理电路60，处理电路60进行针对检测信号的信号处理。由此，使用通过对检测信号进行适当的信号处理而得到的信号，能够进行时间等物理量的测定处理，能够实现适当的物理量测定处理。例如，图7中，处理电路60对检测信号sdt进行波形整形处理。这样，在例如模拟信号即检测信号sdt的波形钝化时等，也能够使用通过波形整形处理适当地进行波形整形而得的信号stp进行时间等物理量的测定处理。
此外，在图7中，在物理量测定装置400中设有发光部70(或声波发送部)和受光部72(或声波接收部)。这样，例如，由发光部70向对象物射出(发送)光(声波)，受光部72接受(接收)来自对象物的光(声波)，从而能够使用时间数字转换电路20测定距离等物理量。并且，在本实施方式中，时间数字转换电路20能够以高精度将时间转换为数字值，因此，还能够实现物理量测定的高精度化。
4.第2结构例
图10示出本实施方式的物理量测定装置400的第2结构例。在图10的第2结构例中，相对于图1的结构进一步设置了控制部150。该控制部150用于控制振荡电路101、102中的至少一个振荡电路。例如，进行振荡电路101、102双方的振荡电路的控制，或进行振荡电路101、102中的一个振荡电路的控制。
例如在所述专利文献4的现有方法中，第1、第2石英振荡器在不受任何控制的情况下以自由运行方式动作。与此相对，在图1中，控制部150控制振荡电路101、102中的至少一个振荡电路的动作和设定。控制部150例如控制至少一个振荡电路的振荡动作等电路动作，或者控制振荡频率、相位等电路常数的设定。由此，能够利用控制部150的控制，例如将时钟信号ck1、ck2的频率关系或相位关系设定为适于时间数字转换的频率关系或相位关系。由此，能够实现时间数字转换处理的高性能化、简单化等。
具体而言，控制部150控制振荡电路101、102中的至少一个振荡电路的振荡信号的振荡频率及相位中的至少一方。例如，在图11中，控制部150进行如下控制：使至少一个振荡电路的振荡信号os(后述的os1、os2)的振荡频率从fos变化为fos’。例如，控制部150进行如下控制：以使时钟信号ck1、ck2成为给定的频率关系的方式，使振荡频率发生变化。作为一例，如后述的图19那样，控制部150以使时钟信号ck1、ck2在相位同步时刻进行相位同步的方式，控制至少一个振荡电路的振荡频率。
此外，在图12中，控制部150进行如下控制：使至少一个振荡电路的振荡信号os的相位如ph所示那样进行变化。例如，控制部150进行以使时钟信号ck1、ck2成为给定的相位关系的方式使相位变化的控制。作为一例，如后述的图17那样，控制部150以使时钟信号ck1、ck2在相位同步时刻进行相位同步的方式控制至少一个振荡电路的相位。
如果这样利用控制部150来控制振荡电路的振荡频率和相位，则能够将例如时钟信号ck1、ck2的频率关系或相位关系设定为适于时间数字转换的频率关系或相位关系等。因此，能够使用被设定为适当的频率关系或相位关系的时钟信号ck1、ck2来实现时间数字转换，因此，能够实现时间数字转换处理的高性能化、简单化等。
另外，通过控制例如振荡电路中设置的可变电容电路的电容值，能够实现振荡信号的振荡频率控制。此外，通过在相位同步时刻利用后述的同步电路110将振荡环连接起来，能够实现振荡信号的相位控制。
此外，控制部150以使时钟信号ck1与时钟信号ck2成为给定的频率关系或给定的相位关系的方式，控制振荡电路101、102中的至少一个振荡电路。例如，以成为适于时间数字转换的频率关系或相位关系的方式控制至少一个振荡电路。作为一例，控制部150以使时钟信号ck1、ck2的频率差、相位差成为规定的频率差、相位差的方式，控制至少一个振荡电路。或者，以使时钟信号ck1、ck2在相位同步时刻进行相位同步的方式控制至少一个振荡电路。例如，以使时钟信号ck1、ck2的转变时刻在相位同步时刻一致(大致一致)的方式控制至少一个振荡电路。
时钟信号ck1、ck2的频率关系为时钟信号ck1、ck2的时钟频率f1、f2的频率差的关系、频率比的关系、以时钟频率表示的规定的关系式或频率的大小关系等。时钟信号ck1、ck2的相位关系为时钟信号ck1、ck2的相位差的关系或相位的前后关系等。例如，在存在制造偏差或温度变动等环境变动的情况下，控制部150也以使时钟信号ck1、ck2的频率关系(频率差、大小关系或频率比等)或相位关系(相位差或相位的前后关系等)保持为给定的关系的方式，控制振荡电路101、102中的至少一个振荡电路。由此，能够在时钟信号ck1、ck2的频率关系和相位关系适当的状态下实现时间数字转换，从而能够实现时间数字转换处理的高性能化、简单化等。
具体而言，在设时钟信号ck1、ck2的时钟频率为f1、f2时，控制部150以满足n/f1＝m/f2的方式，控制振荡电路101、102中的至少一个振荡电路。这样，能够使时钟信号ck1、ck2成为适当的频率关系，实现时间数字转换。
图13是说明本实施方式的时间数字转换的信号波形图。在图13中，在相位同步时刻tma，进行时钟信号ck1、ck2的相位同步，时钟信号ck1、ck2的转变时刻一致。然后，如图2中说明的那样，时钟信号ck1、ck2的转变时刻的时间差如δt、2δt、3δt···这样，按照每个时钟周期(cct)增加δt。然后，在下一个相位同步时刻tmb，进行时钟信号ck1、ck2的相位同步，时钟信号ck1、ck2的转变时刻一致。
如图13所示，相位同步时刻tma与tmb之间的期间tab的长度为与时钟信号ck1的n个时钟数对应的长度。此外，期间tab的长度为与时钟信号ck2的m个时钟数对应的长度。这里，n、m为2以上的不同的整数。例如，在图13中，n＝17、m＝16、n-m＝1。
例如，在用相同的标号表示期间tab的长度的情况下，在图13中，tab＝n/f1＝m/f2。即，在时钟频率f1、f2之间，n/f1＝m/f2的关系成立。例如，如果设时钟频率f2为f2＝16mhz，n＝17，m＝16，则f1＝17mhz，n/f1＝m/f2的关系式成立。控制部150以使这样的n/f1＝m/f2的关系成立的方式，控制振荡电路101、102中的至少一个振荡电路。
这样，如图13所示，在时钟信号ck1、ck2的转变时刻在相位同步时刻tma处一致后，时钟信号ck1、ck2的时钟间时间差tr如δt、2δt、3δt···这样每次增加δt。即，能够生成按照每个时钟周期增加δt的时钟信号ck1、ck2的时钟间时间差tr。然后，在下一个相位同步时刻tmb，时钟信号ck1、ck2的转变时刻一致，时钟间时间差tr成为0。然后，时钟间时间差tr按照每个时钟周期增加δt。
这样，通过生成在相位同步时刻成为0、然后每次增加δt(分辨率)的时钟间时间差tr，从而能够实现后述的时间数字转换(第1方式、第2方式、重复方法、更新方法、二进制方法)的处理。即，能够实现以分辨率δt将时间转换为数字值的时间数字转换。并且，在这样的以分辨率δt进行的时间数字转换处理中，如图13所示，能够唯一地确定在期间tab内的各时钟周期(cct)的时钟间时间差tr，因此，能够实现时间数字转换的处理及电路结构的简单化。此外，通过使时钟信号ck1、ck2的转变时刻在相位同步时刻tma、tmb一致(大致一致)，还能够实现时间数字转换的精度提高等。
例如，可以考虑如下方法作为本实施方式的比较例的方法，该方法中，设定设计上的时钟频率，使得在不进行通过控制部150实现的至少一个振荡电路的控制的情况下，n/f1＝m/f2的关系成立。例如，在所述专利文献4的现有方法中，是如下这样的方法：作为第1、第2石英振荡器的设计上的时钟频率的关系，使n/f1＝m/f2的关系成立。
然而，由第1、第2石英振荡器形成的时钟频率会由于制造偏差或温度变动等环境变动的原因而发生变动。因此，即使在设计上使n/f1＝m/f2的关系成立，作为实际的产品来讲，n/f1＝m/f2的关系也不会成立。因此，转变时刻会发生偏移等，因此，时间数字转换的转换精度降低。
与此相对，在本实施方式中，即使在存在因制造偏差或环境变动引起的时钟频率变动的情况下，控制部150也控制振荡电路101、102中的至少一个振荡电路，使得时钟信号ck1、ck2成为给定的频率关系或相位关系。控制部150例如以使n/f1＝m/f2成立的方式控制至少一个振荡电路。由此，调节时钟信号ck1、ck2的频率关系和相位关系，以补偿因制造偏差或环境变动引起的变动。因此，在存在这样的变动的情况下，也能够实现适当的时间数字转换。此外，还能够降低因时钟信号ck1、ck2的转变时刻在相位同步时刻tma、tmb的偏移引起的转换误差，从而能够实现时间数字转换的高性能化。
这样，在本实施方式中，控制部150以使n/f1＝m/f2的关系式成立的方式控制振荡电路。此外，如图2中说明的那样，可以用δt＝|f1-f2|/(f1×f2)的关系式表示本实施方式的时间数字转换的分辨率δt。因此，根据这两个关系式，下式(1)成立。
δt＝|n-m|/(n×f2)＝|n-m|/(m×f1)(1)
这样，能够根据时间数字转换所要求的分辨率δt设定n、m等，生成时钟信号ck1、ck2。
例如，作为时间数字转换的分辨率，要求δt＝2ns(纳秒)的分辨率。并且，设时钟信号ck2的时钟频率为f2＝100mhz。该情况下，在上式(1)中，通过设定为n＝5、m＝4，能够实现分辨率δt＝|5-4|/(5×f2)＝2ns的时间数字转换。这时，根据n/f1＝m/f2的关系式，时钟信号ck1的时钟频率为f1＝(n/m)×f2＝125mhz。
此外，作为时间数字转换的分辨率，还要求δt＝1ps(纳秒)的分辨率。并且，设时钟信号ck2的时钟频率为f2＝122.865mhz。该情况下，在上式(1)中，通过设定为n＝8139、m＝8138，能够实现分辨率δt＝|8139-8138|/(8139×f2)＝1ps的时间数字转换。这时，根据n/f1＝m/f2的关系式，时钟信号ck1的时钟频率为f1＝(n/m)×f2＝122.880mhz。
此外，在本实施方式中，时间数字转换电路20将信号sta与信号stp的转变时刻的时间差tdf转换为数字值。该情况下，在图13中，在时钟信号ck1、ck2的相位同步时刻tma之后，第1～第i时钟周期(i为2以上的整数)中的时钟信号ck1、ck2的转变时刻的时间差即时钟间时间差tr为δt～i×δt。例如，在相位同步时刻tma后，在第1时钟周期(cct＝1)中，时钟间时间差为tr＝δt。同样，在第2～第14时钟周期(cct＝2～14)中，时钟间时间差为tr＝2δt～14δt。并且，在第15时钟周期(广义上为第i时钟周期。cct＝i＝15)中，时钟间时间差为tr＝15δt(i×δt)。这样，在相位同步时刻tma之后，时钟信号ck1、ck2的时钟间时间差每次增加δt，由此，第j时钟周期(1≤j≤i)中的时钟间时间差成为tr＝j×δt。
并且，在本实施方式的时间数字转换方法中，时间数字转换电路20通过确定信号sta与信号stp的转变时刻的时间差tdf与时钟信号ck1、ck2的转变时刻的时钟间时间差即tr＝δt～i×δt中的哪一个对应来求出数字值dq。
例如，在图13的b1所示的时钟周期(cct＝5)中，时钟间时间差为tr＝5δt。并且，如b1所示，信号sta、stp的时间差tdf比时钟间时间差tr＝5δt长。即，tdf＞tr＝5δt。
在b2所示的时钟周期(cct＝14)中，时钟间时间差为tr＝14δt。并且，如b2所示，信号sta、stp的时间差tdf比时钟间时间差tr＝14δt短。即，tdf＜tr＝14δt。
在b3所示的时钟周期(cct＝10)中，时钟间时间差为tr＝10δt。并且，如b3所示，信号sta、stp的时间差tdf等于时钟间时间差tr＝10δt(大致相同)。即，tdf＝tr＝10δt。因此，信号sta、stp的时间差tdf被确定为与时钟间时间差tr＝10δt对应。其结果是，可以判断为，与时间差tdf对应的数字值dq例如是与tr＝10δt对应的数字值。
这样，能够利用在相位同步时刻tma之后每次增加δt的时钟间时间差tr求出信号sta与信号stp的时间差tdf。因此，能够实现有效利用时钟频率不同的时钟信号ck1、ck2的时间数字转换。
这里，作为实现图13的本实施方式的时间数字转换的方式，有第1方式和第2方式。图14是说明第1方式的信号波形图。作为该第1方式的时间数字转换，有后述的重复方法等。
在图14中，例如，设时钟信号ck1、ck2的相位同步时刻tma与tmb之间的期间(第1、第2相位同步时刻之间的期间)为测定期间ts。相位同步时刻tmb是相位同步时刻tma的下一个相位同步时刻。
该情况下，时间数字转换电路20在测定期间ts的多个时钟周期产生多个信号sta。在图14中，例如，在第3～第7时钟周期(cct＝3～7)中，产生信号sta的脉冲信号。然后，时间数字转换电路20取得(接收)与所产生的多个信号sta对应地使信号电平变化的多个信号stp。例如，取得(接收)与在第3时钟周期(cct＝3)产生的信号sta对应地使信号电平变化的信号stp。同样地，取得与在第4、第5、第6、第7时钟周期(cct＝4、5、6、7)产生的各个信号sta对应地使信号电平变化的各个信号stp。
然后，时间数字转换电路20根据如下比较处理的结果求出数字值dq，所述比较处理用于比较多个时钟周期的各个时钟周期中的信号sta与信号stp的时间差tdf和各个时钟周期中的时钟间时间差tr。在图14中，例如进行第3、第4、第5、第6、第7时钟周期(cct＝3，4，5，6，7)中的各个时钟间时间差tr＝3δt、4δt、5δt、6δt、7δt与时间差tdf之间的比较处理。然后，利用各个时钟周期中的比较处理，得到tdf＞3δt、tdf＞4δt、tdf＝5δt、tdf＜6δt、tdf＜7δt这样的结果。因此，可以判断为，对应于信号sta与信号stp的时间差tdf的数字值dq例如是与tr＝5δt对应的数字值。
这样，在图14的第1方式中，持续多个时钟周期连续产生多个信号sta。然后，取得与多个信号sta对应地转变信号电平的多个信号stp，进行如下比较处理，该比较处理用于对各个信号sta与所对应的各个信号stp的时间差tdf和各个时钟周期中的时钟间时间差tr进行比较。如图14所示，各个时钟周期中的时钟间时间差tr每次增加δt，因此，利用该比较处理，能够求出与时间差tdf对应的数字值。这样，能够在一次测定期间ts内确定时间差tdf与图14的时钟间时间差tr＝δt～15δt(δt～i×δt)中的哪一个对应。因此，能够实现时间数字转换的高速化。
图15是说明本实施方式的时间数字转换的第2方式的信号波形图。作为该第2方式的时间数字转换，存在后述的更新方法以及二分检索方法等。
在图15中，例如，设时钟信号ck1、ck2的相位同步时刻tma、tmb之间的期间为更新期间tp。具体而言，在图15中，时钟信号ck1、ck2的第1、第2相位同步时刻之间的期间为更新期间tp1(第1更新期间)，第2、第3相位同步时刻之间的期间为更新期间tp2(第2更新期间)，第3、第4相位同步时刻之间的期间为更新期间tp3(第3更新期间)。更新期间tp2为tp1的下一个更新期间，tp3为tp2的下一个更新期间。之后的更新期间也同样。
该情况下，如图15所示，时间数字转换电路20在更新期间tp中，例如在第5时钟周期(广义上为第m时钟周期。m为1以上的整数。cct＝5)中产生信号sta，取得与所产生的信号sta对应地使信号电平变化的信号stp。然后，进行如下比较处理，该比较处理用于比较第5时钟周期(第m时钟周期)中的信号sta与信号stp的时间差tdf和时钟间时间差tr＝5δt。这里，得到如下比较处理的结果：tdf＞tr＝5δt，时间差tdf比时钟间时间差tr＝5δt长。
在更新期间tp1的下一个更新期间tp2中，在根据更新期间tp1中的比较处理的结果而设定的第14时钟周期(广义上为第n时钟周期。n为1以上的整数。m与n为互不相同的整数。cct＝14)中产生信号sta，取得与所产生的信号sta对应地使信号电平变化的信号stp。例如，在更新期间tp1中，得到如下比较处理的结果：时间差tdf比时钟间时间差tr＝5δt长。因此，在下一个更新期间tp2中，设定使时钟间时间差tr变得更长的时钟周期。例如，在更新期间tp1中，在时钟间时间差成为tr＝5δt的第5时钟周期中产生信号sta，但是，在更新期间tp2中，在时钟间时间差成为tr＝14δt的第14时钟周期中产生信号sta。然后，进行如下比较处理，该比较处理用于比较第14时钟周期(第n时钟周期)中的信号sta与信号stp的时间差tdf和时钟间时间差tr＝14δt。这里，得到如下比较处理的结果：tdf＜tr＝14δt，时间差tdf比时钟间时间差tr＝14δt短。
在更新期间tp2的下一个更新期间tp3中，在根据更新期间tp2中的比较处理的结果而设定的第10时钟周期(cct＝10)中产生信号sta，取得与所产生的信号sta对应地使信号电平变化的信号stp。例如，在更新期间tp2中，得到如下比较处理的结果：时间差tdf比时钟间时间差tr＝14δt短。因此，在下一个更新期间tp3中，设定使得时钟间时间差tr变得更短的时钟周期。例如，在更新期间tp2中，在时钟间时间差成为tr＝14δt的第14时钟周期中产生信号sta，但是，在更新期间tp3中，在时钟间时间差成为tr＝10δt的第10时钟周期中产生信号sta。然后，进行如下比较处理，该比较处理用于比较第10时钟周期中的信号sta与信号stp的时间差tdf和时钟间时间差tr＝10δt。这里，得到如下比较处理的结果：ttdf＝tr＝10δt，时间差tdf与时钟间时间差tr＝10δt相同(大致相同)。因此，可以判断为，对应于信号sta与信号stp的时间差tdf的数字值dq例如是与时钟间时间差tr＝10δt对应的数字值。
这样，在图15的第2方式中，上次的更新期间中的比较处理的结果被反馈，从而在本次的更新期间中设定产生信号sta的时钟周期，进行时间差tdf与时钟间时间差tr的比较处理。这样，通过反馈上次的更新期间中的比较处理的结果，与例如所述专利文献4的现有方法相比，能够使时间数字转换高速化。此外，在作为测定对象的时间或物理量动态地变化的情况下，也能够实现追随该动态变化的时间数字转换。
另外，作为用于比较时间差tdf与时钟间时间差tr的比较处理，能够通过利用后述的重复方法、更新方法以及二分检索方法进行说明的信号stp与时钟信号ck2之间的相位比较等来实现。或者，也可以使用基于时钟信号ck1的第1计数值和基于时钟信号ck2的第2计数值实现该比较处理。例如也可以使用在信号stp的信号电平变化的时刻的第1、第2计数值实现该比较处理。
5.第3结构例
图16示出本实施方式的集成电路装置10的第3结构例。图16的第3结构例中，设置了同步电路110作为图10的控制部150。
同步电路110用于进行时钟信号ck1与时钟信号ck2的相位同步。同步电路110例如使时钟信号ck1与时钟信号ck2在每个相位同步时刻(每个给定的时刻)进行相位同步。具体而言，进行使时钟信号ck1、ck2的转变时刻在每个相位同步时刻一致的相位同步。
图17示出同步电路110的第1结构例，图18示出说明同步电路110的动作的信号波形图。振荡电路101、102分别使振荡元件xtal1、xtal2振荡，生成时钟信号ck1、ck2。例如，振荡电路101、102中的振荡信号os1、os2被缓冲电路ba3、ba4进行缓冲后，作为时钟信号ck1、ck2输出。
并且，图17的同步电路110进行振荡电路101中的振荡信号os1(第1振荡信号)与振荡电路102中的振荡信号os2(第2振荡信号)的相位同步。同步电路110例如使时钟信号振荡信号os1、os2在每个相位同步时刻进行相位同步。在图18中，例如，在相位同步时刻tma使振荡信号os1、os2相位同步，在下一个相位同步时刻tmb也使振荡信号os1、os2相位同步。在其下一个相位同步时刻也同样。利用该相位同步，使得振荡信号os1、os2的相位在相位同步时刻一致。
这样，图17的同步电路110以使时钟信号ck1、ck2成为给定的相位关系的方式控制振荡电路101、102。
更具体来说，同步电路110进行如下相位同步：使时钟信号ck1的转变时刻与时钟信号ck2的转变时刻在每个相位同步时刻一致。例如，在图18的相位同步时刻tma，进行通过同步电路110实现的相位同步，从而使得时钟信号ck1、ck2的转变时刻(沿)一致。此外，在相位同步时刻tmb，进行通过同步电路110实现的相位同步，从而使得时钟信号ck1、ck2的转变时刻一致。
此外，如图17所示，同步电路110在每个相位同步时刻将振荡电路101的振荡环lp1(第1振荡环)与振荡电路102的振荡环lp2(第2振荡环)电连接。同步电路110例如将振荡电路101包含的振荡用缓冲电路ba1(第1缓冲电路)的输出节点na1与振荡电路102包含的振荡用缓冲电路ba2(第2缓冲电路)的输出节点na2连接。
具体而言，同步电路110包含计数器112，该计数器112根据时钟信号ck1、ck2中的一个时钟信号进行计数动作。在图17中，计数器112例如根据时钟信号ck1进行计数动作。并且，当计数器112的计数值每次达到给定的设定值时，同步电路110进行相位同步。该设定值例如是与图18的相位同步时刻tma和tmb之间的时钟信号ck1(或时钟信号ck2)的时钟数对应的值。
更具体来说，同步电路110包含开关电路swa，该开关电路swa将振荡电路101的振荡环lp1与振荡电路102的振荡环lp2电连接。开关电路swa根据来自计数器112的信号cta而接通，将振荡环lp1与振荡环lp2电连接。如图18所示，例如，信号cta是在每个相位同步时刻激活(例如高电平)的脉冲信号，当信号cta激活时，开关电路swa接通。具体而言，当计数器112的计数值达到设定值时，使信号cta激活，由此，开关电路swa接通。然后，计数器112的计数值被重置。
另外，在图17中，当开关电路swa接通时，在振荡信号os1与振荡信号os2的相位恰好偏移180度的情况下，可能产生振荡停止的问题。
因此，优选的是，在同步电路110中，启动振荡电路101、102中的一个振荡电路，在一个振荡电路启动后的相位同步时刻(例如初次的相位同步时刻)启动另一个振荡电路。在图17中，例如，启动振荡电路101，在振荡电路101启动后的相位同步时刻启动振荡电路102。振荡电路101的启动例如可以通过设置于振荡电路101中的未图示的种子电路实现。并且，在振荡电路101启动后的相位同步时刻，通过使开关电路swa接通而将振荡电路101中的振荡信号os1传递至振荡电路102的振荡环lp2。并且，所传递的振荡信号os1成为种子信号，从而使得振荡电路102的振荡启动。这样，能够防止产生上述那样的振荡停止的问题。
图19示出同步电路110的第2结构例。图19中，使用pll电路120作为同步电路110。pll电路120进行输入至时间数字转换电路20的时钟信号ck1、ck2的相位同步。pll电路120以使时钟信号ck1、ck2成为给定的频率关系的方式控制振荡电路101。
具体而言，如图19所示，pll电路120包含分频电路122、124(第1、第2分频电路)、以及相位检测器126(相位比较器)。分频电路122对时钟信号ck1进行分频，输出分频时钟信号dck1(第1分频时钟信号)。具体而言，进行使时钟信号ck1的时钟频率f1成为1/n的分频，输出时钟频率成为f1/n的分频时钟信号dck1。
分频电路124对时钟信号ck2进行分频，输出分频时钟信号dck2(第2分频时钟信号)。具体而言，进行使时钟信号ck2的时钟频率f2成为1/m的分频，输出时钟频率成为f2/m的分频时钟信号dck2。集成电路装置10例如包含振荡电路102，该振荡电路102使振荡元件xtal2振荡从而生成时钟信号ck2，将该时钟信号ck2输出至分频电路124。然后，相位检测器126进行分频时钟信号dck1与分频时钟信号dck2的相位比较。
此外，集成电路装置10还包含振荡电路101，振荡电路101根据pll电路120的相位检测器126的相位比较结果而受到控制，使振荡元件xtal1振荡。该振荡电路101例如还是pll电路120的构成要素。具体而言，振荡电路101例如是通过电压控制来控制振荡频率的压控型振荡电路(vcxo)。并且，pll电路120包含电荷泵电路128，相位检测器126将相位比较结果即信号pq输出至电荷泵电路128。信号pq例如是增大/减小信号，电荷泵电路128将基于该信号pq的控制电压vc输出至振荡电路101。电荷泵电路128例如包含环路滤波器，利用该环路滤波器将信号pq即增大/减小信号转换为控制电压vc。振荡电路101进行根据控制电压vc而控制振荡频率的振荡元件xtal1的振荡动作，生成时钟信号ck1。振荡电路101例如具有可变电容电路，通过根据控制电压vc控制可变电容电路的电容值，从而控制振荡频率。
根据图19的第2结构例，通过有效利用pll电路120，能够实现时钟信号ck1、ck2的相位同步。即，与图18同样，能够实现使时钟信号ck1、ck2的转变时刻在每个相位同步时刻一致的相位同步。
如果如上述那样在所述集成电路装置10中设置同步电路110，则能够使时钟信号ck1、ck2的转变时刻在每个相位同步时刻一致。因此，能够以相位同步时刻作为基准时刻开始电路处理，因此，能够实现电路处理和电路结构的简化。此外，无需等待时钟信号ck1、ck2的转变时刻偶然一致，能够从通过同步电路110实现的相位同步时刻起立即开始时间数字转换处理。因此，能够实现时间数字转换的高速化。此外，通过设置同步电路110，能够使因时钟信号ck1、ck2的转变时刻在相位同步时刻的时间差引起的误差成为最小限度。因此，能够充分减少因该时间差而系统性地生成的误差，实现精度的提高等。
例如，在所述专利文献4的现有方法中，利用边沿一致检测电路检测第1、第2时钟脉冲的边沿的一致，以检测出边沿的一致为条件开始时间测量。然而，在该现有方法中，只要未检测到第1、第2时钟脉冲的边沿的一致，就无法开始时间计测，因此，存在时间计测的开始延迟、时间数字转换的转换时间变长这样的第1问题点。此外，存在如下的第2问题点：在第1、第2时钟脉冲的时钟频率的关系是在同步点边沿不一致的频率的关系的情况下，边沿只是偶然地一致，难以实现时间数字转换。此外，由于无法系统性地确定第1、第2时钟脉冲的同步点的时刻，因此，存在电路处理和电路结构复杂的第3问题点。进而，存在如下的第4问题点：在第1、第2时钟脉冲的边沿的一致检测存在误差的情况下，该误差会导致精度降低。
与此相对，在本实施方式中，通过设置同步电路110，能够在每个相位同步时刻强制地使时钟信号ck1、ck2的转变时刻一致。因此，由于能够在相位同步时刻后立即开始时间数字转换处理，所以，能够消除现有方法的上述的第1问题点。此外，根据本实施方式，即使在时钟信号ck1、ck2的时钟频率的关系是转变时刻不一致的频率的关系的情况下，也通过同步电路110，在每个相位同步时刻强制地使时钟信号ck1、ck2的转变时刻一致。因此，能够消除现有方法的第2问题点。此外，能够通过同步电路110的相位同步，系统性地确定相位同步时刻，因此，能够简化电路处理和电路装置，能够消除现有方法的第3问题点。此外，通过在每个相位同步时刻使时钟信号ck1、ck2的转变时刻一致，能够减少由于时钟信号ck1、ck2的转变时刻偏离而引起的转换误差，还能够消除现有方法的第4问题点。
6.振荡电路
图20示出振荡电路100的第1结构例。这里，记作振荡电路100来代表振荡电路101、102。
图20的振荡电路100(101、102)包含振荡用缓冲电路bab、可变电容电路cb1、cb2(可变电容电容器。广义上为电容器)、反馈电阻rb。缓冲电路bab可以由一级或多级(奇数级)的反相器电路构成。图20中，缓冲电路bab由三级反相器电路iv1、iv2、iv3构成。该缓冲电路bab(iv1～iv3)也可以是能够进行振荡的启用/禁用控制、流过的电流的控制的电路。
在振荡元件xtal的一端(nb1)以及另一端(nb2)分别设有可变电容电路cb1、cb2。此外，在振荡元件xtal的一端与另一端之间设有反馈电阻rb。根据控制电压vc1、vc2(广义上为控制信号)来控制可变电容电路cb1、cb2的电容值。可变电容电路cb1、cb2通过可变电容二极管(变容二极管)等实现的。通过这样控制电容值，能够调节(微调)振荡电路100的振荡频率(时钟频率)。
另外，也可以只在振荡元件xtal的一端和另一端中的一方设置可变电容电路。此外，也可以设置电容值不可变的一般的电容器来代替可变电容电路。
图21示出振荡电路100的第2结构例。该振荡电路100具有电流源ibx、双极型晶体管trx、电阻rx、电容器cx2、cx3、以及可变电容电路cx1(可变电容电容器)。例如，由电流源ibx、双极型晶体管trx、电阻rx、电容器cx3构成振荡用缓冲电路bax。
电流源ibx对双极型晶体管trx的集电极提供偏置电流。电阻rx设置在双极型晶体管trx的集电极与基极之间。
电容可变的可变电容电路cx1的一端与振荡元件xtal的一端(nx1)连接。具体而言，可变电容电路cx1的一端经由集成电路装置10的振荡器用第1端子(振荡器用焊盘)与振荡元件xtal的一端连接。电容器cx2的一端与振荡元件xtal的另一端(nx2)连接。具体而言，电容器cx2的一端经由集成电路装置10的振荡器用第2端子(振荡器用焊盘)与振荡元件xtal的另一端连接。电容器cx3的一端与振荡元件xtal的一端连接，另一端与双极型晶体管trx的集电极连接。
由振荡元件xtal的振荡而产生的基极/发射极间电流流过双极型晶体管trx。并且，当基极/发射极间电流增加时，双极型晶体管trx的集电极/发射极间电流增加，从电流源ibx分支到电阻rx的偏置电流减少，因此，集电极电压vcx降低。另一方面，当双极型晶体管trx的基极/发射极间电流减少时，集电极/发射极间电流减少，从电流源ibx分支到电阻rx的偏置电流增加，因此，集电极电压vcx上升。该集电极电压vcx经由电容器cx3反馈至振荡元件xtal的一端。即，利用电容器cx3去除ac成分，反馈dc成分。这样，由双极型晶体管trx等构成的振荡用缓冲电路bax作为将节点nx2的信号的反转信号(相位差为180度的信号)输出至节点nx1的反转电路(反转放大电路)进行动作。
根据控制电压vc(控制信号)控制由可变电容二极管(变容二极管)等构成的可变电容电路cx1的电容值。由此，能够进行振荡电路100的振荡频率的调节。例如，在振荡元件xtal的振荡频率具有温度特性的情况下，还能够进行振荡频率的温度补偿等。
另外，振荡电路100(101、102)不限于图20、图21的结构，能够进行各种变形实施。例如，作为缓冲电路的结构或可变电容电路、电容器的连接结构，可以采用各种结构。例如，也可以利用数字值调节可变电容电路(cb1、cb2、cx1)的电容值。该情况下，可变电容电路由多个电容器(电容器阵列)和多个开关元件(开关阵列)构成，其中，所述多个开关元件(开关阵列)的各开关元件的通断是根据数字值即频率控制数据(广义上为控制信号)来控制的。上述多个开关元件中的各个开关元件与多个电容器中的各个电容器电连接。并且，通过使上述多个开关元件接通或断开而使得多个电容器中的、一端与振荡元件xtal的一端连接的电容器的个数发生变化。由此，控制可变电容电路的电容值，使得振荡元件xtal的一端的电容值发生变化。因此，能够利用频率控制数据直接控制可变电容电路的电容值，控制振荡信号的振荡频率。
7.时间数字转换电路的结构
图22示出时间数字转换电路20的结构例。时间数字转换电路20包含相位检测器21、22、处理部30和计数部40。另外，时间数字转换电路20不限于图22的结构，可以实施省略上述部件的一部分构成要素、或进行追加其它构成要素等各种变形。
相位检测器21(相位比较器)输入时钟信号ck1、ck2，将复位信号rst输出至计数部40。例如，输出在相位同步时刻激活的脉冲信号的复位信号rst。
相位检测器22(相位比较器)输入信号stp和时钟信号ck2，输出相位比较结果信号pq2。相位检测器22例如利用信号stp、时钟信号ck2中的一个信号对另一个信号进行采样，由此，进行信号stp与时钟信号ck2的相位比较。相位比较结果信号pq2输出至处理部30。
计数部40进行计数值的计数处理。计数部40例如包含根据时钟信号ck1进行计数处理的第1计数器和根据时钟信号ck2进行计数处理的第2计数器中的至少一方。上述第1、第2计数器根据例如来自相位检测器22的复位信号rst，使其计数值重置。并且，计数部40中的计数值cq输出至处理部30。计数值cq是根据时钟信号ck1、ck2进行计数处理的第1、第2计数器中的至少一个计数器的计数值，相当于后述的cct、tcnt等。
处理部30进行将时间转换为数字值dq的处理。即，处理部30进行关于时间数字转换的各种运算处理。处理部30例如进行求出对应于信号sta与信号stp的时间差的数字值dq的运算处理。具体而言，处理部30根据来自计数部40的计数值cq或来自相位检测器22的相位比较结果信号pq2，进行时间数字转换的运算处理。处理部30可以通过例如asic的逻辑电路或cpu等处理器等实现。
处理部30包含输出码生成部31、信号输出部32、寄存部33。输出码生成部31执行时间数字转换的运算处理，将最终的数字值dq作为最终的输出码输出。信号输出部32生成并输出信号sta。信号输出部32根据时钟信号ck1输出信号sta。例如，如后所述，信号输出部32根据例如时钟信号ck1按照时钟信号ck1的每个时钟周期输出信号sta。或者，信号输出部32例如按照由时钟周期指定值指定的时钟周期输出信号sta。寄存部33由1个或多个寄存器构成。例如寄存部33包含存储后述的时钟周期指定信息的寄存器等。寄存部33例如能够通过触发电路、存储器元件等实现。
图23示出相位检测器22的结构例。相位检测器22例如由触发电路dfb构成。向触发电路dfb的数据端子输出信号stp，时钟端子输入时钟信号ck2。由此，能够实现基于根据时钟信号ck2对信号stp进行采样的相位比较。另外，也可以向触发电路dfb的数据端子输入时钟信号ck2，向时钟端子输入信号stp。由此，能够实现基于根据信号stp对时钟信号ck2进行采样的相位比较。
8.信号sta的重复方法
接着，对本实施方式的时间数字转换方法的各种例子进行说明。首先，对按照每个时钟周期重复生成信号sta的方法进行说明。
图24是对本实施方式的信号sta的重复方法(以下，适当简称为重复方法)进行说明的信号波形图。在图24中，在相位同步时刻tm进行时钟信号ck1、ck2的相位同步。该相位同步由同步电路110进行。在该相位同步时刻tm，计数部40(第2计数器)的计数值tcnt例如被重置为0。
另外，在相位同步时刻tm在电路装置10的系统中成为已知的时刻的情况下，例如通过时刻控制部(未图示)设定相位同步时刻tm。该情况下，图22的相位检测器21的功能通过时刻控制部实现。即，时刻控制部将在相位同步时刻tm激活的重置信号rst输出到计数部40。
然后，时间数字转换电路20在时钟信号ck1、ck2的相位同步时刻tm后，根据时钟信号ck1使信号sta的信号电平转变。具体而言，在相位同步时刻tm后，按照时钟信号ck1的每个时钟周期使信号sta的信号电平转变。例如，图22的信号输出部32将通过缓冲电路对时钟信号ck1进行缓冲后的信号作为信号sta输出，由此，按照每个时钟周期使信号sta的信号电平转变。
在图24中，cct是时钟周期值。时钟周期值cct按照时钟信号ck1的每个时钟周期而更新。具体而言，按照每个时钟周期递增。另外，这里，为了便于说明，设最初的时钟周期的时钟周期值为cct＝0。因此，下一个时钟周期的时钟周期值为cct＝1。此外，在图24中，cct为时钟信号ck1的时钟周期值，但是，也可以使用时钟信号ck2的时钟周期值。
这样，在相位同步时刻tm后，当信号sta的信号电平根据时钟信号ck1而转变时，如图8、图9中说明的那样，信号stp的信号电平与信号sta对应地转变。这里，信号sta、stp的转变时刻的时间差为tdf。
如图24的g1～g6所示，该情况下，时间数字转换电路20进行信号stp和时钟信号ck2的相位比较。然后，根据相位比较的结果，求出与信号sta、stp的转变时刻的时间差tdf对应的数字值dq。具体而言，图22的处理部30进行根据来自相位检测器22的相位比较结果的信号pq2求出数字值dq的运算处理。
例如，如图2中说明的那样，在相位同步时刻tm后，时钟信号ck1、ck2的转变时刻的时间差即时钟间时间差tr例如以δt、2δt、3δt···6δt这样的方式按照时钟信号ck1的每个时钟周期而增加。在本实施方式的重复方法中，在相位同步时刻tm后，关注这样每次增加δt的时钟间时间差tr，实现时间数字转换。
例如，在图24的g1～g3中，根据时钟信号ck2对信号stp进行采样的信号即相位比较结果的信号pq2成为低电平。即，在g1～g3中，由于信号stp的相位比时钟信号ck2延迟，因此，信号pq2为低电平。
这样，在图24的g1～g3中，根据信号stp和时钟信号ck2的相位比较的结果，判断为信号stp的相位比时钟信号ck2延迟。换言之，在g1、g2、g3中，分别成为tdf＞tr＝δt、tdf＞tr＝2δt、tdf＞tr＝3δt，信号sta、stp的转变时刻的时间差tdf比时钟信号ck1、ck2的时钟间时间差tr长。
而且，在图24的g4中，信号stp和时钟信号ck2的相位的前后关系调换。例如，从信号stp的相位比时钟信号ck2延迟的状态调换为信号stp的相位比时钟信号ck2超前的状态。
在这样相位的前后关系调换后，如g4～g6所示，根据时钟信号ck2对信号stp进行采样的信号即相位比较结果的信号pq2为高电平。即，在g4～g6中，由于信号stp的相位比时钟信号ck2超前，因此，信号pq2为高电平。换言之，在g4、g5、g6中，分别为tdf＜tr＝4δt、tdf＜tr＝5δt、tdf＜tr＝6δt，信号sta、stp的转变时刻的时间差tdf短于时钟信号ck1、ck2的时钟间时间差tr。
并且，在图24的g1～g3中，相位比较结果的信号pq2是低电平，判断为信号stp的相位比时钟信号ck2延迟。该情况下，不更新计数值tcnt。例如，计数值tcnt不从0增加。另一方面，在g4～g6中，相位比较结果的信号pq2是高电平，判断为信号stp的相位比时钟信号ck2超前。该情况下，更新计数值tcnt。例如，按照每个时钟周期使计数值tcnt加1。
时间数字转换电路20(处理部30)使用这样求出的计数值tcnt，求出与时间差tdf对应的数字值dq。例如，进行由计数值tcnt表示的码的转换处理，从而求出并输出最终的数字值dq即输出码。
图25是本实施方式的重复方法的说明图。在相位同步时刻tma、tmb，通过同步电路110进行时钟信号ck1、ck2的相位同步。由此，时钟信号ck1、ck2的转变时刻在相位同步时刻tma、tmb一致。而且，相位同步时刻tma和tmb之间成为测定期间ts。在本实施方式的重复方法中，在该测定期间ts中，求出与时间差tdf对应的数字值dq。
具体而言，如图24、图25的g4所示，时间数字转换电路20通过确定信号stp和时钟信号ck2的相位的前后关系调换的时刻(时钟周期)，求出与时间差tdf对应的数字值dq。例如，通过确定g4所示的cct＝4的时钟周期，能够判断为与时间差tdf对应的数字值dq例如是与tr＝4δt对应的数字值(或者与3δt和4δt之间的值对应的数字值)。因此，能够在图25的1次测定期间ts内将时间差tdf转换为数字值dq，因此，能够实现时间数字转换的高速化。
例如，在前述的专利文献4的现有方法中，在进行时间计测的1次测定期间内仅产生1个开始脉冲，因此，为了得到最终的数字值，需要重复非常多的次数的测定期间。
与此相对，根据本实施方式的重复方法，如图24、图25所示，在1次测定期间ts内多次产生信号sta，进行多次(例如1000次以上)的相位比较，从而求出数字值dq。由此，能够在1次测定期间ts内求出最终的数字值dq，因此，与现有方法相比，能够使时间数字转换大幅高速化。
另外，在图25中，测定期间ts的长度相当于该测定期间ts中的例如时钟信号ck1的时钟数n(时钟周期数)。例如，同步电路110按照与所设定的时钟数n对应的每个测定期间ts，进行时钟信号ck1、ck2的相位同步。而且，在本实施方式的重复方法中，为了实现高分辨率的时间数字转换，将该测定期间ts中的时钟数n例如设定为1000以上(或者5000以上)这样非常大的数。例如，在设时钟信号ck1、ck2的时钟频率为f1、f2的情况下，本实施方式中的时间数字转换的分辨率能够表示为δt＝|f1-f2|/(f1×f2)。因此，频率差|f1-f2|越小、或者f1×f2越大，则分辨率δt越小，能够实现高分辨率的时间数字转换。而且，如果减小分辨率δt，则测定期间ts中的时钟数n也变大。
而且，计数值tcnt相当于图25的期间tsb的长度。这里，设从相位同步时刻tma到相位的前后关系调换的g4的时刻为止的前半期间为tsf，从g4的时刻到相位同步时刻tmb为止的后半期间为tsb。例如设期间tsf中的时钟信号ck1的时钟数(时钟周期数)为nf的情况下，例如n＝nf+tcnt成立。例如，在图24中为nf＝4，因此，与最终的数字值dq＝4×δt对应的值成为与时钟数nf对应的数字值。因此，时间数字转换电路20(处理部30)根据计数值tcnt求出与nf＝n-tcnt对应的数字值。例如，在数字值dq为8位的情况下，与时钟数n对应的数字值例如为11111111。但是，也可以进行时钟数nf的计数处理，求出数字值dq。
另外，在增大与测定期间ts对应的时钟数n的情况下，在图24中可测定的时间差tdf缩短，因此，动态范围缩小。然而，在本实施方式的重复方法中，增大时钟数n而提高分辨率，并且在1次测定期间ts内完成时间数字转换。由此，例如能够如快速(flash)型的a/d转换那样实现转换处理的高速化，并且还能够实现高分辨率化。
该情况下，在本实施方式的重复方法中，也可以是，并非始终按照每个时钟周期产生信号sta而进行相位比较，而是仅在特定的期间产生信号sta来进行相位比较。也可以是，例如通过后述的二分检索的方法，在缩小了数字值dq的搜索范围后，在与该搜索范围对应的期间内，按照每个时钟周期产生信号sta来进行相位比较，求出最终的数字值dq。该情况下，例如在图25的测定期间ts内进行如下的时间数字转换即可：仅在与缩小后的搜索范围对应的期间内，按照每个时钟周期产生信号sta来进行相位比较。此外，也可以是，在确定了相位的前后关系调换的时刻(g4)后，不产生信号sta，实现省电。
此外，在本实施方式中，如图1所示，时钟信号ck1、ck2分别是使用振荡元件xtal1、xtal2而生成的时钟信号。这样，根据使用由振荡元件xtal1、xtal2生成的时钟信号ck1、ck2的方法，与游标延迟电路那样使用半导体元件来实现时间数字转换的现有方法相比，能够大幅提高时间(物理量)的测定精度。
例如，在使用半导体元件的现有方法中，虽然比较容易提高分辨率，但是存在难以提高精度的课题。即，作为半导体元件的延迟元件的延迟时间根据制造偏差和环境的变化而大幅变动。因此，由于该变动的原因，测定的高精度化存在极限。例如能够在某种程度上保证相对精度，但是难以保证绝对精度。
与此相对，与作为半导体元件的延迟元件的延迟时间相比，振荡元件的振荡频率由于制造偏差和环境变化而导致的变动极小。因此，根据使用由振荡元件xtal1、xtal2生成的时钟信号ck1、ck2进行时间数字转换的方法，与使用半导体元件的现有方法相比，能够大幅提高精度。此外，通过减小时钟信号ck1、ck2的频率差也能够提高分辨率。
例如，设时钟信号ck1、ck2的频率差为δf＝|f1-f2|＝1mhz，设f1、f2为100mhz左右，则能够使时间测定的分辨率δt＝|f1-f2|/(f1×f2)为100ps(皮秒)左右。同样，如果设f1、f2为100mhz左右且δf＝100khz、10khz、1khz，则能够使分辨率分别为δt＝10ps、1ps、0.1ps左右。而且，与使用半导体元件的方法相比，振荡元件xtal1、xtal2的振荡频率的变动极小。因此，能够同时实现分辨率的提高和精度的提高。
此外，在前述的专利文献4的现有方法中，使用石英振荡器实现时间数字转换。然而，在该现有方法中，构成为从第1、第2时钟脉冲的边沿一致的同步点的时刻起，使时间计测的开始时刻依次延迟。而且，从第1、第2时钟脉冲的边沿一致的同步点的时刻起进行各时间计测，需要重复多次该时间计测。因此，存在时间数字转换的转换时间非常长的问题。
与此相对，在本实施方式中，在测定期间ts内多次产生信号sta并进行多次相位比较，从而实现时间数字转换。因此，与现有方法相比，能够使时间数字转换大幅高速化。
9.时钟周期指定值的更新方法
接着，作为本实施方式的时间数字转换方法，对通过时钟周期指定值(广义上是时钟周期指定信息)的更新来实现时间数字转换的方法进行说明。图26～图28是对时钟周期指定值的更新方法(以下，适当地简称为更新方法)进行说明的信号波形图。cin是时钟周期指定信息。以下，设cin是由时钟周期指定信息表示的时钟周期指定值来进行说明。
tma、tmb是相位同步时刻。在图26～图28中，相位同步时刻tma、tmb为时钟信号ck1、ck2的转变时刻一致的时刻。但是，本实施方式的更新方法不限于此，相位同步时刻tma、tmb也可以是时钟信号ck1、ck2的相位的前后关系调换的时刻。相位的前后关系调换的时刻是如下时刻：在该时刻，从一个时钟信号的相位比另一个时钟信号的相位超前的状态调换为一个时钟信号的相位比另一个时钟信号的相位延迟的状态。
更新期间tp是相位同步时刻tma、tmb之间的期间。在本实施方式的更新方法中，在更新期间tp内进行例如1次时钟周期指定值的更新。另外，在图26～图28中，为了简化说明，示出在更新期间tp内的时钟信号ck1的时钟数为14的情况。但是，实际上，为了设定为较高分辨率，将更新期间tp内的时钟数例如设定为1000以上(或者5000以上)这样非常大的数。
在图26的更新期间tp(第1更新期间)中，时钟周期指定值为cin＝3。因此，在由cin＝3指定的时钟周期(cct＝3)内使信号sta的信号电平转变。这样，在本实施方式的更新方法中，在根据时钟周期指定值cin(时钟周期指定信息)指定的时钟信号ck1的时钟周期中，使信号sta的信号电平转变。然后，如图8、图9中说明的那样，信号stp的信号电平与该信号sta对应地转变，信号sta、stp的转变时刻的时间差为tdf。另一方面，在由cin＝3指定的时钟周期(cct＝3)中，如图2中说明的那样，时钟信号ck1、ck2的时钟间时间差为tr＝cin×δt＝3δt。
该情况下，在本实施方式的更新方法中，如图26的a1所示，进行信号stp和时钟信号ck2的相位比较。例如通过根据信号stp和时钟信号ck2中的一个信号对另一个信号进行采样，实现该相位比较。
在图26的a1中，根据时钟信号ck2对信号stp进行采样而得的结果即相位比较结果为低电平。通过该相位比较的结果，判断为信号stp的相位比时钟信号ck2的相位延迟。换言之，在图26的a1中为tdf＞tr＝3δt，信号sta、stp的时间差tdf比时钟信号ck1、ck2的时钟间时间差tr＝3δt长。该情况下，进行使时钟周期指定值cin增加的更新。
在图27的更新期间tp(第2更新期间)中，时钟周期指定值为cin＝9。例如，在图26所示的前次的更新期间tp中，如上述那样进行使时钟周期指定值从cin＝3起增加的更新，从而更新为cin＝9。因此，在由cin＝9指定的时钟周期(cct＝9)中，使信号sta的信号电平转变。然后，信号stp的信号电平与信号sta对应地转变，信号sta、stp的转变时刻的时间差为tdf。另一方面，在由cin＝9指定的时钟周期(cct＝9)中，时钟信号ck1、ck2的时钟间时间差为tr＝cin×δt＝9δt。
而且，在本实施方式的更新方法中，如图27的a2所示，进行信号stp和时钟信号ck2的相位比较。该情况下，根据时钟信号ck2对信号stp进行采样而得的结果即相位比较结果为高电平，因此，判断为信号stp的相位比时钟信号ck2的相位超前。换言之，在图27的a2中，tdf＜tr＝9δt，时间差tdf比时钟间时间差tr＝9δt短。该情况下，进行使时钟周期指定值cin减小的更新。
在图28的更新期间tp(第3更新期间)中，时钟周期指定值为cin＝6。例如，在图27所示的前次的更新期间tp中，如上述那样进行使时钟周期指定值从cin＝9起减小的更新，从而更新为cin＝6。因此，在由cin＝6指定的时钟周期(cct＝6)中，使信号sta的信号电平转变。然后，信号stp的信号电平与信号sta对应地转变，信号sta、stp的转变时刻的时间差为tdf。另一方面，在由cin＝6指定的时钟周期(cct＝6)中，时钟信号ck1、ck2的时钟间时间差为tr＝cin×δt＝6δt。
而且，在本实施方式的更新方法中，如图28的a3所示，进行信号stp和时钟信号ck2的相位比较。该情况下，在图28的a3中，信号stp和时钟信号ck2的转变时刻(相位)一致(大致一致)。换言之，在图28的a3中，tdf＝tr＝6δt。因此，该情况下，作为对信号sta、stp的时间差tdf进行转换后的数字值，输出与dq＝tr＝6δt对应的数字值。
另外，在图26～图28中，为了简化说明，将各更新期间中的时钟周期指定值cin的增减值设为大于1的值，但是，实际上，如δσ型的a/d转换那样，能够将时钟周期指定值cin的增减值设为1或1以下的较小值即gk。gk是增益系数，是满足gk≤1的值。
例如，在图26、图27中，使时钟周期指定值cin从3增加到9，但是，实际上，例如，在每个更新期间，进行使时钟周期指定值cin增加给定的值gk的更新。例如在采用满足gk≤1的增益系数作为gk的情况下，进行使时钟周期指定值cin加gk的更新。例如在gk＝0.1的情况下，例如在连续进行了10次加gk的更新的情况下，时钟周期指定值cin加1。
此外，在图27、图28中，使时钟周期指定值cin从9减小到6，但是，实际上，例如在每个更新期间，进行使时钟周期指定值cin减小给定的值gk的更新。例如，进行使时钟周期指定值cin减gk的更新。例如，在gk＝0.1的情况下，例如在连续进行了10次减gk的更新的情况下，时钟周期指定值cin减1。
此外，在图28的a3，在信号stp和时钟信号ck2的转变时刻大致一致后，也对时钟周期指定值cin进行更新，例如设为cin进行了6、7、6、7···这样的变化。该情况下，能够使作为最终结果输出的数字值dq成为6δt和7δt之间的值(例如6.5×δt等)。这样，根据本实施方式的更新方法，还能够如δσ型的a/d转换那样，减小实质的分辨率。
如上所述，在本实施方式的更新方法中，进行信号电平与信号sta对应地发生转变的信号stp和时钟信号ck2的相位比较，根据相位比较的结果，更新使信号sta的信号电平转变的时钟周期指定值cin。具体而言，构成为如下这样的结构：在各个更新期间中更新时钟周期指定值cin。然后，反馈更新后的时钟周期指定值cin。因此，在作为测定对象的时间或物理量动态地变化的情况下，也能够实现追随该动态变化的时间数字转换。例如，如图28的a3所示，在接近与测定对象时间(时间差tdf)对应的时钟周期指定值cin后，在该时间动态地变化的情况下，通过与其对应地依次更新时钟周期指定值cin，能够应对这样的动态变化。
此外，在本实施方式的更新方法中，优选的是，在减少由于时钟信号ck1、ck2的转变时刻的不一致导致的误差成分的情况下，时间数字转换电路20根据时钟周期指定值、以及时钟周期指定值的更新期间中的时钟信号ck1或时钟信号ck2的时钟数信息，进行将时间差转换为数字值dq的处理。例如，根据信号stp和时钟信号ck2的相位比较结果以及时钟数信息，进行时钟周期指定值cin的更新，从而求出数字值dq。
即，在本实施方式的更新方法中，即使在相位同步时刻，时钟信号ck1、ck2的转变时刻不严格地一致，也能够实现时间数字转换。例如，在本实施方式的更新方法中，相位同步时刻tma、tmb是时钟信号ck1、ck2的相位的前后关系调换的时刻即可，时钟信号ck1、ck2的转变时刻也可以不完全一致。即，在本实施方式中还可以实施不设置同步电路110的变形。
例如，为了在相位同步时刻使时钟信号ck1、ck2的转变时刻严格地一致，需要满足n/f1＝m/f2的关系。这里，n、m分别是更新期间中的时钟信号ck1、ck2的时钟数，是2以上的整数。但是，实际上，有时难以将图1的振荡元件xtal1、xtal2的时钟频率f1、f2设定成使得严格满足n/f1＝m/f2的关系的频率。而且，在不满足n/f1＝m/f2的关系的情况下，如果不设置同步电路110，则在相位同步时刻tma、tmb，时钟信号ck1、ck2的转变时刻可能产生偏离，该偏离成为转换误差。
因此，在本实施方式的更新方法中，测定各更新期间中的时钟数n。在相位同步时刻tma、tmb，时钟信号ck1、ck2的转变时刻存在偏离，由此，时钟数n不会始终成为相同的值，而是根据更新期间进行变动。时间数字转换电路20根据这样变动的时钟数n和信号stp、时钟信号ck2的相位比较结果，进行时钟周期指定值cin的更新。由此，能够降低相位同步时刻tma、tmb处的时钟信号ck1、ck2的转变时刻的偏离而引起的转换误差。
10.二分检索方法
接着，作为本实施方式的时间数字转换方法，对二分检索方法进行说明。图29是对二分检索方法进行说明的信号波形图。在图29中，以与时钟频率f1、f2的频率差对应的分辨率，通过二分检索求出对应于信号sta和信号stp的转变时刻的时间差的数字值。具体而言，通过二分检索实现基于信号stp和时钟信号ck2的相位比较结果的时钟周期指定值cin的更新。
二分检索(二分检索、二分割法)是如下方法：通过对检索范围一次次地进行分割(2分割)，一边缩小检索范围一边求出最终的数字值。例如，设将时间差转换后的数字值dq为4位的数据，4位的各位为b4、b3、b2、b1。b4是msb，b1是lsb。在图29中，通过二分检索求出数字值dq的各位b4、b3、b2、b1。例如，通过与逐次比较的a/d转换同样的方法，依次求出数字值dq的各位b4、b3、b2、b1。
例如，在图29中，时钟信号ck1、ck2的时钟频率例如为f1＝100mhz(周期＝10ns)，f2＝94.12mhz(周期＝10.625ns)，分辨率为δt＝0.625ns。图29的e1、e2是相位同步时刻，是时钟信号ck1、ck2的转变时刻例如一致的时刻。而且，时钟周期指定值cin例如设定为初始值即cin＝8。作为该初始值的cin＝8相当于最初的检索范围内的例如正中央附近的值。
这样，当设定为cin＝8时，在最初的更新期间tp1(第1更新期间)中，如图29的e3所示，在时钟周期值成为cct＝8的情况下，使信号sta的信号电平转变。在信号stp的信号电平与该信号sta对应地转变后，进行信号stp和时钟信号ck2的相位比较。例如，进行根据信号stp对时钟信号ck2进行采样的相位比较，如e4所示，对时钟信号ck2的高电平进行采样，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值dq的msb即位b4的逻辑电平是b4＝1。
这样，通过求出b4＝1，二分检索的检索范围变窄，判断为与最终的数字值dq对应的cin例如位于8～15的检索范围内。然后，将时钟周期指定值更新为例如cin＝12，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为cin＝12后，在下一个更新期间tp2(第2更新期间)中，如e5所示，在时钟周期值成为cct＝12的情况下，使信号sta的信号电平转变。然后，进行信号stp和时钟信号ck2的相位比较，例如，如e6所示，对时钟信号ck2的低电平进行了采样，因此，该低电平成为相位比较结果。这样，在相位比较结果是低电平的情况下，判断为数字值dq的下一位b3的逻辑电平是b3＝0。
这样，通过求出b4＝1、b3＝0，二分检索的检索范围变窄，判断为与最终的数字值dq对应的cin例如位于8～11的检索范围内。然后，将时钟周期指定值更新为例如cin＝10，使得设定为该检索范围内的值(例如中央附近的值)。
这样，在更新为cin＝10后，在下一个更新期间tp3(第3更新期间)中，如e7所示，在时钟周期值成为cct＝10的情况下，使信号sta的信号电平转变。然后，进行信号stp和时钟信号ck2的相位比较，例如，如e8所示，对时钟信号ck2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，判断为数字值dq的下一位b2的逻辑电平是b2＝1。
最后，更新为cin＝11，在下一个更新期间tp4(第4更新期间)中，如e9所示，在时钟周期值成为cct＝11的情况下，使信号sta的信号电平转变。然后，进行信号stp和时钟信号ck2的相位比较，例如，如e10所示，对时钟信号ck2的高电平进行了采样，因此，该高电平成为相位比较结果。这样，在相位比较结果是高电平的情况下，数字值dq的lsb即位b1被设定为b1＝1。然后，如e11所示，输出dq＝1011(2进制数)，作为最终的数字值即输出码。
如果使用这样的二分检索的方法，则能够高速地求出与信号sta、stp的转变时刻的时间差对应的数字值dq。例如，在前述的专利文献4的现有方法中，在图29的情况下，为了求出最终的数字值dq，最多需要例如15次的时间计测。与此相对，根据本实施方式的方法，如图29所示，例如，能够在4次更新期间中求出最终的数字值dq，实现时间数字转换的高速化。
特别地，在减少分辨率δt而使数字值dq的位数l变大的情况下，在现有方法中，需要例如2l左右的次数的时间计测，转换时间非常长。与此相对，根据本实施方式的方法，例如，能够在l次更新期间中求出最终的数字值dq，与现有方法相比，实现了时间数字转换的大幅高速化。
另外，也可以是，在利用图29的二分检索方法求出数字值dq的高位侧后，通过例如图26～图28中说明的更新方法求出低位侧(例如包含lsb的低位。或者lsb的低位)。例如，在图29中，如逐次比较型的a/d转换那样，一边依次缩小检索范围(逐次比较范围)，一边对时钟周期指定值cin进行更新以使得成为检索范围内的值。与此相对，在图26～图28的更新方法中，如δσ型的a/d转换那样，根据相位比较结果进行使cin增减±gk的更新。gk是增益系数，gk≤1。具体而言，在信号stp的相位比时钟信号ck2的相位延迟的相位比较结果的情况下，进行使cin增加+gk的更新(数字运算处理)。另一方面，在信号stp的相位比时钟信号ck2的相位超前的相位比较结果的情况下，进行使cin减小-gk的更新(数字运算处理)。这样，通过组合2个方法，能够同时实现时间数字转换的高速化和高精度化。
11.另一结构例
图30示出本实施方式的集成电路装置10的另一结构例。图30的集成电路装置10中，作为图16的同步电路110，设置了多个pll电路120、130。
pll电路120(第1pll电路)进行时钟信号ck1与基准时钟信号ckr的相位同步。具体而言，pll电路120输入使用振荡元件xtal1(第1振荡元件)生成的时钟频率f1的时钟信号ck1和基准时钟信号ckr，进行时钟信号ck1与基准时钟信号ckr的相位同步。pll电路120例如使时钟信号ck1与基准时钟信号ckr按照每个第1相位同步时刻(每个第1期间)进行相位同步(使转变时刻一致)。
pll电路130(第2pll电路)进行时钟信号ck2与基准时钟信号ckr的相位同步。具体而言，pll电路130输入使用振荡元件xtal2(第2振荡元件)生成的时钟频率f2的时钟信号ck2和基准时钟信号ckr，进行时钟信号ck2与基准时钟信号ckr的相位同步。pll电路130例如使时钟信号ck2与基准时钟信号ckr按照每个第2相位同步时刻(每个第2期间)进行相位同步(使转变时刻一致)。
例如振荡电路103使振荡元件xtal3(第3振荡元件)振荡从而生成基准时钟信号ckr。基准时钟信号ckr的时钟频率fr是与时钟信号ck1、ck2的时钟频率f1、f2不同的频率，例如是低于时钟频率f1、f2的频率。可以使用与振荡元件xtal1、xtal2相同的元件作为振荡元件xtal3，例如可以使用石英振子等。通过使用石英振子，能够生成抖动及相位误差较小的高精度的基准时钟信号ckr，其结果，还能够减少时钟信号ck1、ck2的抖动及相位误差，从而能够实现时间数字转换的高精度化等。
这样，在本实施方式中，利用pll电路120使时钟信号ck1与基准时钟信号ckr进行相位同步，利用pll电路130使时钟信号ck2与基准时钟信号ckr进行相位同步。由此使得时钟信号ck1与时钟信号ck2进行相位同步。另外，还可以设置三个以上的pll电路(三个以上的振荡器)而进行时钟信号ck1、ck2的相位同步的变形实施。
具体而言，pll电路120包含分频电路122、124(第1、第2分频电路)、以及相位检测器126(第1相位比较器)。分频电路122进行使时钟信号ck1的时钟频率f1成为1/n1的分频，输出时钟频率成为f1/n1的分频时钟信号dck1。分频电路124进行使基准时钟信号ckr的时钟频率fr成为1/m1的分频，输出时钟频率成为fr/m1的分频时钟信号dck2。并且，相位检测器126进行分频时钟信号dck1与分频时钟信号dck2之间的相位比较，将增大/减小信号即信号pq1输出至电荷泵电路128。并且，振荡电路101(vcxo)进行根据来自电荷泵电路128的控制电压vc1而控制振荡频率的振荡元件xtal1的振荡动作，生成时钟信号ck1。
pll电路130包含分频电路132、134(第3、第4分频电路)、以及相位检测器136(第2相位比较器)。分频电路132进行使时钟信号ck2的时钟频率f2成为1/n2的分频，输出时钟频率成为f2/n2的分频时钟信号dck3。分频电路134进行使基准时钟信号ckr的时钟频率fr成为1/m2的分频，输出时钟频率成为fr/m2的分频时钟信号dck4。并且，相位检测器136进行分频时钟信号dck3与分频时钟信号dck4之间的相位比较，将增大/减小信号即信号pq2输出至电荷泵电路138。并且，振荡电路102(vcxo)进行根据来自电荷泵电路138的控制电压vc2而控制振荡频率的振荡元件xtal2的振荡动作，生成时钟信号ck2。
图31是说明图30的集成电路装置10的动作的信号波形图。另外，图31中，为了简化说明，示出了设定为n1＝4、m1＝3、n2＝5、m2＝4的示例，但实际上，n1、m1、n2、m2被设定为非常大的数，以提高时间数字转换的分辨率。
如图31所示，对时钟信号ck1进行n1＝4分频而得到的信号成为分频时钟信号dck1，对基准时钟信号ckr进行m1＝3分频而得到的信号成为分频时钟信号dck2，按照每个期间t12进行相位同步。即，由pll电路120进行时钟信号ck1、基准时钟信号ckr的相位同步，使得t12＝n1/f1＝m1/fr的关系成立。
此外，对时钟信号ck2进行n2＝5分频而得到的信号成为分频时钟信号dck3，对基准时钟信号ckr进行m2＝4分频而得到的信号成为分频时钟信号dck4，按照每个期间t34进行相位同步。即，由pll电路130进行时钟信号ck2、基准时钟信号ckr的相位同步，使得t34＝n2/f2＝m2/fr的关系成立。这样，时钟信号ck1与基准时钟信号ckr按照每个期间t12进行相位同步，时钟信号ck2与基准时钟信号ckr按照每个期间t34进行相位同步，由此，使得时钟信号ck1、ck2按照每个期间tab进行相位同步。这里，tab＝t12×m2＝t34×m1的关系成立。例如，m2＝4、m1＝3时，tab＝t12×4＝t34×3。
图30的分频电路122、124、132、134的分频比n1、m1、n2、m2实际上被设定为非常大的数。图32示出分频比的设定的一例。例如，基准时钟信号ckr的时钟频率为fr＝101mhz时，通过将分频电路122、124的分频比设定为n1＝101、m1＝100，利用pll电路120生成f1＝102.01mhz的时钟信号ck1。此外，通过将分频电路132、134的分频比设定为n2＝102、m2＝101，利用pll电路130生成f2＝102mhz的时钟信号ck2。由此，可以将图2中说明的时间数字转换的分辨率(时间分辨率)设定为δt＝|1/f1-1/f2|＝0.96ps(皮秒)，能够实现非常高分辨率的时间数字转换。
如图32所示，n1与m1是2以上的不同的整数，并且，n2与m2也是2以上的不同的整数。此外，n1、m1中的至少一个与n2、m2中的至少一个为不同的整数。此外，优选的是，n1与n2的最大公约数为1，最小公倍数为n1×n2，m1与m2的最大公约数为1，最小公倍数为m1×m2。
此外，在图32中，|n1×m2-n2×m1|＝1的关系成立。即，以使|n1×m2-n2×m1|＝1的关系成立的方式设定n1、m1、n2、m2。以被设定为n1＝4、m1＝3、n2＝5、m2＝4的图31为例，|n1×m2-n2×m1|＝|4×4-5×3|＝1。这意味着，16个时钟信号ck1的长度等于15个时钟信号ck2的长度。这样，时钟信号ck1与时钟信号ck2按照每个期间tab偏移1个时钟周期的量(1个时钟期间)。由此，能够容易地利用实现游标卡尺(游标)原理的时间数字转换。
在图30、图31中，按照每个短于期间tab的期间t12进行时钟信号ck1与基准时钟信号ckr的相位同步，按照每个短于期间tab的期间t34进行时钟信号ck2与基准时钟信号ckr的相位同步。因此，与所述图19的结构例相比，进行相位比较的频率增多，能够实现时钟信号ck1、ck2的抖动(累积抖动)以及相位噪声的减少等。尤其是，在将n1、m1、n2、m2设定为较大的数以实现高分辨率的δt时，在图19的结构例中，期间tab的长度变得非常长，由于误差的累计会导致抖动及相位误差变大。与此相对，在图30、图31中，由于按照每个短于期间tab的期间t12、t34进行相位比较，因此，具有能够缩小累计误差、提高抖动及相位误差的优点。
另外，图30的pll电路120、130构成为模拟方式的电路结构，但是，也可以采用数字方式(adpll)的电路结构。该情况下，各pll电路(120、130)可以通过具有计数器和tdc的相位检测器、数字运算部等实现。计数器生成如下数字数据，该数字数据相当于基准时钟信号(ckr)的时钟频率(fr)除以时钟信号(ck1、ck2)的时钟频率(f1、f2)得到的结果的整数部分。tdc生成相当于该除法运算结果的小数部分的数字数据。与上述整数部分和小数部分的加法运算结果对应的数字数据被输出至数字运算部。数字运算部根据设定频率数据(fcw1、fcw2)和来自相位检测器的比较结果的数字数据来检测与设定频率数据之间的相位误差，进行相位误差的平滑化处理，从而生成频率控制数据，输出至振荡电路(101、102)。振荡电路根据频率控制数据控制振荡频率，生成时钟信号(ck1、ck2)。另外，也可以是，取代使用tdc，而利用使用bang-bang式相位检测器和pi控制的结构实现数字方式的pll电路。
12.抖动和分辨率
在本实施方式中，如以上那样，在本实施方式中实现了高分辨率的时间数字转换，但是，存在由于时钟信号的抖动的累积等而无法实现与高分辨率对应的精度的问题。例如，当抖动为单纯的白噪声时，其累积抖动例如成为随机漫步。即，对于没有自相关的完全的噪声这样的抖动(白噪声)，作为其累积和的累积抖动成为随机漫步，存在自相关。
例如，如图33的c1所示，随机漫步的分布收敛于正态分布(高斯分布)。量子漫步如c2、c3所示，收敛于具有有限支撑(紧支集(compactsupport))的给定的概略密度函数。
例如，在图13中，按照每个期间tab使时钟信号ck1、ck2进行相位同步。而且，如图34的d1所示，在时钟信号ck1、ck2中存在每个时钟周期的抖动。此外，时钟信号ck1、ck2按照每个期间tk进行相位同步，d2是该期间tk中的累积抖动。这里，设时钟信号ck1、ck2的每个时钟周期的抖动量为j，设针对时钟信号ck1、ck2中的一个时钟信号(或基准时钟信号)的期间tk中的时钟数为k。此时，当假定为随机漫步时，累积抖动量(抖动累积误差)例如能够表示为k1/2×j。当假定为量子漫步时，累积抖动量例如能够表示为k×j。
这里，抖动量j表示相位相对于理想时钟信号的偏离，由rms值表示，单位是小时。例如，抖动量j是由振荡器的性能等决定的标准值(最大标准值)，例如是表示每个时钟的平均相位偏离的rms值。时钟数k是时钟信号ck1、ck2中的一个时钟信号相对于另一个时钟信号或基准时钟信号(ckr)进行相位同步的时刻与下一次进行相位同步的时刻之间的期间tk中的、一个时钟信号的时钟数。在图13的例子中，时钟数k相当于时钟信号ck1、ck2的时钟数n、m。此外，期间tk相当于图13的期间tab。而且，在设时钟信号ck1、ck2中的一个时钟信号的频率为f(f1、f2)、时间数字转换的分辨率为δt的情况下，能够表示为k＝1/(f×δt)。另一方面，在图30的例子中，时钟数k相当于图32的n1、n2。此外，期间tk相当于图31的期间t12、t34。
如图34所示，表示相位同步间隔的期间tk中的时钟数k越大，则累积抖动引起的误差越大，精度降低。在这种意义上，在图30的结构例中，由于能够减小期间tk中的时钟数k，因此，能够减少累积抖动引起的误差，能够提高精度。
图35的h1、h2、h3示出例如假定为随机漫步的情况下的分辨率(sec)和时钟信号的抖动(sec_rms)的关系。例如，示出累积抖动量表示为k1/2×j的情况下的分辨率和抖动的关系，h1、h2、h3相当于时钟信号(ck1、ck2)的频率为100mhz、1ghz、10mhz的情况。在图35中，h4所示的区域是以抖动为主要原因而使精度恶化的区域。h5所示的区域是以分辨率为主要原因而使精度恶化的区域。
例如，图35的h1示出时钟信号的频率是100mhz、时钟数k是104左右的情况。例如，在h1中，在分辨率(δt)是1ps(10-12sec)的情况下，抖动(j)成为0.01ps(10-14sec_rms)，设为k＝104时，δt＝k1/2×j的关系成立。例如，当将时钟信号的频率提高至1ghz时，能够减小时钟数k，因此，表示δt＝k1/2×j的关系的线成为h2所示，对于抖动的要求变得宽松。另一方面，当将时钟信号的频率降低至10mhz时，时钟数k增大，因此，表示δt＝k1/2×j的关系的线成为h3所示，对抖动的要求变得严格。
而且，在本实施方式中，在设时钟信号ck1、ck2的每个时钟周期的抖动量为j，时间数字转换的分辨率为δt的情况下，至少j≤δt的关系成立。例如，图36的h6示出j＝δt的关系成立的线，如图35的h4所示，对应于以抖动为主要原因而使精度劣化的区域，示出抖动至少不超过分辨率这样的抖动上限。例如，在分辨率(δt)为1ps(10-12sec)的情况下，要求抖动量j至少为1ps(10-12sec_rms)以下，不允许抖动量j大于1ps(rms值)。这是因为，当抖动量j大于1ps时，会失去像δt＝1ps这样设为高分辨率的意义。
此外，在本实施方式中，在设时钟信号ck1、ck2中的一个时钟信号相对于另一个时钟信号或基准时钟信号(ckr)进行相位同步的时刻和下一次进行相位同步的时刻之间的期间tk内的、一个时钟信号的时钟数为k的情况下，j≥δt/k的关系成立。例如，图36的h7示出j＝δt/k的关系成立的线，如图35的h5所示，对应于以分辨率为主要原因而使精度劣化的区域，示出抖动相对于分辨率的下限。例如h7对应于量子漫步。这样，如果设为j≥δt/k，则还能够应对假定为累积抖动的举动为量子漫步的情况，可以不选择抖动特性过度好的振荡元件。
例如，在设时钟信号(ck1、ck2)的频率为f(f1、f2)、期间tk的时钟数为k的情况下，k＝1/(f×δt)成立。在图13的例子中，n＝1/(f1×δt)，m＝1/(f2×δt)成立。这意味着，在每个期间tk(tab)，一个时钟信号和另一个时钟信号(ck1、ck2)的相位偏离1个时钟周期。因此，在j≥δt/k的关系式由时钟信号的频率f表示时，成为j≥f×δt2这样的关系式。
此外，在本实施方式中，例如(1/10)×(δt/k1/2)≤j≤10×(δt/k1/2)的关系成立。例如，在时钟频率是100mhz的情况下，图36的h1相当于j＝δt/k1/2的线，这相当于随机漫步的线。该情况下，例如，如果是图36的h8所示的范围，则如图35的h4所示以抖动为主要原因而使精度降低，或如h5所示以分辨率为主要原因而使精度降低。(1/10)×(δt/k1/2)≤j≤10×(δt/k1/2)表示处于图36的h8所示的范围，优选分辨率和抖动的关系处于h8所示的范围。h8的范围的区域为累积抖动对精度进行速度限制的区域和分辨率对精度进行速度限制的区域的边界的区域，因此，即使不使用规格以上的振荡元件，也能够实现高精度的时间数字转换。
例如，当假定为随机漫步时，分辨率和累积抖动量对抗的关系式能够表示为j＝δt/k1/2。而且，如前所述，在k＝1/(f×δt)成立的情况下，成为j＝δt/k1/2、j＝(f×δt3)1/2这样的关系式。因此，如图36所示，当设时钟信号的频率f为10mhz～1ghz的范围时，(107×δt3)1/2≤j≤(109×δt3)1/2的关系成立。当设时钟信号的频率f为10khz～10ghz的范围时，(104×δt3)1/2≤j≤(1010×δt3)1/2的关系成立。
13.电子设备、移动体
图37示出包含本实施方式的电路装置10的电子设备500的结构例。该电子设备500包含本实施方式的电路装置10、振荡元件xtal1、xtal2、处理部520。此外，能够包含通信部510、操作部530、显示部540、存储部550、天线ant。通过电路装置10和振荡元件xtal1、xtal2构成物理量测定装置400。另外，电子设备500不限于图37的结构，能够实施省略这些一部分的结构要素、或追加其他结构要素等的各种变形。
作为电子设备500，例如能够假定对距离、时间、流速或流量等物理量进行计测的计测设备、测定生物体信息的生物体信息测定设备(超声波测定装置、脉搏计、血压测定装置等)、车载设备(自动驾驶用的设备等)、基站或路由器等网络关联设备。此外，能够假定头部佩戴式显示装置、手表关联设备等可穿戴设备、印刷装置、投影装置、机器人、便携信息终端(智能手机、便携电话机、便携游戏装置、笔记本pc或平板pc等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(无线电路)进行经由天线ant从外部接收数据或向外部发送数据的处理。处理部520进行电子设备500的控制处理、经由通信部510收发的数据的各种数字处理等。此外，处理部520进行使用由物理量测定装置400测定出的物理量信息的各种处理。该处理部520的功能例如能够通过微型计算机等处理器而实现。
操作部530用于供用户进行输入操作，能够通过操作按钮、触摸面板显示器等而实现。显示部540显示各种信息，能够通过液晶或有机el等显示器而实现。另外，在使用触摸面板显示器作为操作部530的情况下，该触摸面板显示器兼具操作部530和显示部540的功能。存储部550存储数据，其功能能够通过ram、rom等半导体存储器或hdd(硬盘驱动器)等而实现。
图38示出本实施方式的电路装置的移动体的例子。本实施方式的电路装置10(振荡器)能够组装至例如车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机、马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)并在地上、天空、海上移动的设备/装置。图38概要地示出作为移动体的具体例的汽车206。在汽车206(移动体)上组装具有本实施方式的电路装置10和振荡元件的物理量测定装置(未图示)。控制装置208根据由该物理量测定装置测定的物理量信息进行各种控制处理。例如，在测定了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测定出的距离信息进行用于自动驾驶的各种控制处理。控制装置208例如根据车体207的姿势，控制悬挂的软硬，或控制各个车轮209的制动。另外，组装了本实施方式的电路装置10和物理量测定装置的设备不限于这样的控制装置208，能够组装到设于汽车206等移动体的各种设备(车载设备)中。
另外，如上所述，对本实施方式详细进行了说明，但是，本领域技术人员能够容易理解，可以实施不实质上脱离本发明的新事项和效果的多个变形。因此，这样的变形例全部包含于本发明的范围。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语(时钟周期指定信息、控制信号等)一起记载的用语(时钟周期指定值、控制电压等)，能够在说明书或附图的任意位置置换为其不同的用语。此外，本实施方式和变形例的全部组合也包含于本发明的范围。此外，物理量测定装置、集成电路装置、电子设备、移动体的结构/动作、振荡电路、测定部、时间数字转换电路、控制部的结构、控制部的控制处理、时间数字转换处理、相位同步处理、振荡处理、第1、2信号生成处理、相位比较处理等也不限于本实施方式中的说明，能够实施各种变形。
- 还没有人留言评论。精彩留言会获得点赞！