专利名称：电压调节器及其制造方法
技术领域：
本发明大体上涉及一种电压调节器，且更具体地说，涉及一种用于电压调节器的过电流保护电路。
背景技术：
图3示出用于电压调节器的常规过电流保护电路的配置。参考电压源101给误差放大器102的反相输入端提供恒定电压Vref。误差放大器102的输出连接至PMOS输出驱动晶体管105的栅极，且还连接至过电流保护电路103中的第一PMOS感应晶体管106的栅极、第二PMOS感应晶体管115的栅极和PMOS晶体管107的漏极。PMOS输出驱动晶体管105的源极连接至输入端IN，并且其漏极连接至输出端OUT。负载电阻114、电容113以及由电阻111和112组成的分压电路104连接至输出端OUT。分压电路104给误差放大器102的非反相输入端提供输出电压VOUT的分压。
过电流保护电路103包括第一和第二PMOS感应晶体管106和115；PMOS晶体管107；NMOS晶体管108；电阻109和110；第一、第二和第三PMOS电平倒相器120、119和118；以及构成电流镜像电路的NMOS晶体管116和117。在这里，PMOS输出驱动晶体管105具有几倍(例如100000倍)于用于监测电压调节器的负载电流Iout的第一PMOS感应晶体管106栅极宽度的栅极宽度。而且，设置PMOS输出驱动晶体管105以便显示与第一和第二PMOS感应晶体管106和115的镜像关系。
图3所示的用于电压调节器的常规过电流保护电路工作如下。
如果PMOS输出驱动晶体管105提供给负载114的负载电流值Iout小，则流入第一PMOS感应晶体管106的电流Isense与其成比例地小。从而，电阻109两端产生的电压差也小，且NMOS晶体管108处于非导通状态。因此，由于电流没有流入NMOS晶体管108，因此电阻110两端没有产生电压差且PMOS晶体管也处于非导通状态。
然而，当PMOS输出驱动晶体管105提供给负载114的负载电流Iout增加时，流入第一PMOS感应晶体管106的电流Isense也与其成比例地增加，且电阻109两端产生的电压也增加。因此，NMOS晶体管108处于导通状态。当NMOS晶体管108导通且电阻110两端产生的电压差增加时，PMOS晶体管107导通以提高PMOS输出驱动晶体管105的栅极电压。因此，PMOS输出驱动晶体管105的驱动能力降低，且输出电压OUT下降。以此防止元件因过载电流而损坏。
另外，根据包括第二PMOS感应晶体管115、第一、第二和第三PMOS电平倒相器120、119和118以及构成电流镜像电路的NMOS晶体管116和117的电路的工作，PMOS输出驱动晶体管105和第一PMOS感应晶体管106的工作状态通常彼此相同。在这种情况下，根据PMOS输出驱动晶体管105和第一PMOS感应晶体管106之间的晶体管尺寸比，来确定引起流过PMOS输出驱动晶体管105的电流值与引起流过第一PMOS感应晶体管106的电流值之间的比值。因此，可以设定允许过电流保护功能有效的负载电流Ipro(参照JP 2003-29856A(1-6页和图1))。
然而，用于电压调节器的常规过电流保护电路涉及一个问题，即因制造离差(dispersion)而造成的在允许过电流保护功能有效的负载电流Ipro中出现离差。也就是，NMOS晶体管108的阈值电压值Vth离差。另外，PMOS输出驱动晶体管105和第一PMOS感应晶体管106之间的晶体管尺寸比也因制造离差而离差。因此，如图4所示，允许过电流保护功能有效的负载电流Ipro大大地离差于目标负载电流值Itype。
发明内容
为解决上面描述的问题，根据本发明，将包括有至少一个作为电压调节器组成元件的元件的测量电路加到用于电压调节器的过电流保护电路中。更具体地说，例如，根据基本实际测量的所述电流值Isense，其中所述电流值Isense与允许过电流保护功能有效的负载电流Ipro成比例地引起流过第一PMOS感应晶体管106，以及根据利用所述测量电路而基本实际测量的所述NMOS晶体管108的阈值电压值Vth，来调整所述电阻109的电阻值，以此使允许过电流保护功能有效的所述设定负载电流Ipro的制造离差变小。
另外，增加具有与第一PMOS感应晶体管相同晶体管尺寸的第三PMOS感应晶体管以及第四PMOS电平倒相器，由此第一和第三PMOS感应晶体管的工作状态通常彼此相同，且因此引起流过第一PMOS感应晶体管的电流和引起流过第三PMOS感应晶体管的电流彼此相等。而且，设置第一和第三PMOS感应晶体管以使在布局上彼此邻近，以此使因制造离差而造成的第一和第三PMOS感应晶体管之间的晶体管尺寸和特性方面的差别减至最小。因此，根据引起流过第三PMOS感应晶体管的电流的测量，而获得与所述负载电流成比例的引起流过第一PMOS感应晶体管的所述电流Isense。
另外，增加具有与所述NMOS晶体管108相同晶体管尺寸的NMOS晶体管，且设置所述NMOS晶体管108和所增加的NMOS晶体管以使在布局上彼此邻近，以此使因制造离差而造成的所述NMOS晶体管108和所增加的NMOS晶体管之间的阈值电压值Vth的差别减至最小。实际测量所增加的NMOS晶体管的阈值电压值Vth，以此获得所述NMOS晶体管108的阈值电压值Vth。因此，通过利用那些实际测量的值的调整来调整所述电阻109的电阻值，以此使允许过电流保护功能有效的所述设定负载电流Ipro的离差变小。
在根据本发明的用于电压调节器的所述过电流保护电路中，基本上可以测量与允许过电流保护功能有效的负载电流Ipro成比例的引起流过第一PMOS感应晶体管106的所述电流Isense，以及测量所述NMOS晶体管108的阈值电压值Vth。利用那些实际测量的值来调整所述电阻109的电阻值，以此可以使允许过电流保护功能有效的所述设定负载电流Ipro的制造离差变小。
在附图中图1是根据本发明第一实施例来说明电压调节器配置的电路图；图2是根据本发明第二实施例来说明电压调节器配置的电路图；图3是说明常规电压调节器配置的电路图；图4是说明常规电压调节器中的负载电流和输出电压之间的关系的图解表示；以及图5是说明本发明电压调节器中的负载电流和输出电压之间的关系的图解表示。
具体实施例方式
下面将参照附图详细描述本发明的实施例。
第一实施例图1是根据本发明第一实施例来说明电压调节器配置的电路图。
参考电压源101给误差放大器102的反相输入端提供恒定电压Vref。误差放大器102的输出端连接至PMOS输出驱动晶体管105的栅极以及过电流保护电路103中的第一PMOS感应晶体管106的栅极、第二PMOS感应晶体管115的栅极和PMOS晶体管107的漏极。PMOS输出驱动晶体管105的源极连接至输入端IN，PMOS输出驱动晶体管105的漏极连接至输出端OUT。负载电阻114和电容113及由电阻111和112构成的分压电路104连接至输出端OUT。分压电路104给误差放大器102的非反相输入端提供通过输出电压VOUT的分压而获得的电压。
为监测由PMOS输出驱动晶体管105所提供的负载电流Iout以控制负载电流Iout的过电流，在误差放大器102的输出端和PMOS输出驱动晶体管105的栅极端之间连接过电流保护电路103。
测量电路201包括具有与过电流保护电路103中的第一PMOS感应晶体管106相同晶体管尺寸的第三PMOS感应晶体管202、具有与过电流保护电路103中的第一PMOS电平倒相器120相同晶体管尺寸的第四PMOS电平倒相器203、具有与过电流保护电路103中的NMOS晶体管108相同晶体管尺寸的NMOS晶体管204和熔断器205。
第三PMOS感应晶体管202的源极连接至第一PMOS感应晶体管106的源极，第三PMOS感应晶体管202的栅极连接至第一PMOS感应晶体管106的栅极，并且第三PMOS感应晶体管202的漏极连接至第四PMOS电平倒相器203的源极。第四PMOS电平倒相器203的栅极连接至第一、第二和第三PMOS电平倒相器120、119和118的各栅极。而且，第四PMOS电平倒相器203的漏极通过熔断器205连接至测量端TEST。NMOS晶体管204的栅极和漏极都连接至测量端TEST。
由于第一和第三PMOS感应晶体管106和202具有相同的晶体管尺寸且从而它们的栅源电压彼此相等，因此引起流过第三PMOS感应晶体管202的电流等于引起流过第一PMOS感应晶体管106的电流。引起流过第四PMOS电平倒相器203的电流也等于引起流过第一PMOS电平倒相器120的电流。因此，第一和第四PMOS电平倒相器120和203的栅源电压也彼此相等。换句话说，节点C的电压也几乎等于节点A的电压。因此，第一和第三PMOS感应晶体管106和202的源漏电压也彼此相等，且因此在工作状态上通常彼此相同。
设置第一和第三PMOS感应晶体管106和202以使在布局上彼此邻近，以此使因制造离差而造成的第一和第三PMOS感应晶体管106和202之间的晶体管尺寸和特性方面的差别减至最小。因此，引起流过第一PMOS感应晶体管106的电流和引起流过第三PMOS感应晶体管202的电流通常彼此相等。
另外，设置NMOS晶体管108和204以使在布局上彼此邻近，以此使因制造离差而造成的NMOS晶体管108和204之间的阈值电压值Vth的差别减至最小。
下面将参照图1来描述用于设定允许过电流保护功能有效的负载电流Ipro的过程。
首先，给输入端IN施加输入电压，并且然后调整负载电阻114的电阻值以便获得允许过电流保护功能有效的负载电流Ipro。在测量端TEST和地之间插入电流表以测量引起流过第三PMOS感应晶体管202的电流Im。所测量的电流Im等于引起流过第一PMOS感应晶体管106的电流Isense。因此，判定电流Im为引起流过第一PMOS感应晶体管106的电流Isense以便允许过电流保护功能有效。
其次，在没有给输入端IN施加输入电压的情况下，给测量端TEST注入恒定电流以便测量在测量端TEST出现的电压。根据所测量的电压值可以计算NMOS晶体管204的阈值电压值Vth。NMOS晶体管108和204的阈值电压值Vth几乎彼此相等。因此，NMOS晶体管204的阈值电压值Vth被判定为NMOS晶体管108的阈值电压值Vth。
因此，根据实际测量的引起流过第一PMOS感应晶体管106的电流Im和实际测量的NMOS晶体管108的阈值电压值Vth，可以计算电阻109的目标电阻值。将电阻109的电阻值调整到目标电阻值可以精确地设定允许过电流保护功能有效的负载电流Ipro。
另外，在图1的测量电流201中没有NMOS晶体管204供给的情况下，具有如下效果，即即使当由于制造离差在PMOS输出驱动晶体管105和第一PMOS感应晶体管106之间的晶体管尺寸比存在离差时，只要测量引起流过第一PMOS感应晶体管106的电流Isense，就可以通过调整电阻109的电阻值来减小允许过电流保护功能有效的负载电流Ipro的离差。
第二实施例图2是根据本发明第二实施例来说明电压调节器配置的电路图。测量电路201包括连接在熔断器205和地之间的电阻206以及NMOS晶体管204，其中NMOS晶体管204具有连接到地的源极、连接到测量端TEST的漏极以及连接到熔断器205和电阻206之间的节点的栅极，以此代替图1所示电路中的连接在熔断器205和地之间的NMOS晶体管204。电阻206的电阻值与电阻109的电阻值成比例。而且，设置电阻206和109以使在布局上彼此邻近，以此使由于制造离差而造成的电阻206和109之间的元件尺寸的比例关系和特性的差别减至最小。以这样的方式，使测量电路201成为等效于实际电路的过电流检测电路。显然，设定电阻206的电阻值以使允许测量电路201的NMOS晶体管204变成导通状态的负载电流Ipro成为目标负载电流值Itype，并且与电阻206的设定电阻值成比例地调整电阻109的电阻值，以此获得与实施例1中相同的效果。
另外，根据本发明的此实施例的电压调节器包括节电装置，用于在设定允许过电流保护功能有效的负载电流Ipro之后，通过熔断器205或类似物的熔化，从电压调节器电力地断开测量电路201，以此防止消耗对于电压调节器的实际工作不必要的电流。
虽然已经参照图1和2分别描述了第一和第二实施例，但本发明的电压调节器不局限于在图1和2的第一和第二实施例的电路图中所示的任何配置。也就是说，利用测量电路201来调整电压调节器的不同特性，其中测量电路201包括至少一个元件，该元件等效于作为电压调节器的过电流保护电路的组成元件的元件，以此实现高精度的电压调节器。
权利要求
1.一种电压调节器，包括测量电路，包括至少一个作为所述电压调节器的组成元件的元件，其中根据所述测量电路的实际测量值来调整所述电压调节器的组成元件，以调整所述电压调节器的特性。
2.根据权利要求1所述的电压调节器，进一步包括感应晶体管，用于监测负载电流；以及电路，用于测量作为过电流保护电路的组成元件的元件的特性，其中根据所述元件特性的实际测量值来调整所述过电流保护电路，以此可以设定允许过电流保护功能有效的负载电流。
3.根据权利要求2所述的电压调节器，其中根据引起流过所述感应晶体管的电流的实际测量值来调整所述过电流保护电路，以此可以设定允许过电流保护功能有效的负载电流。
4.根据权利要求2所述的电压调节器，其中至少测量所述电压调节器的负载电流和引起流过所述感应晶体管的电流以获得实际测量值，且根据所述实际测量值来调整所述过电流保护电路，以此可以设定允许过电流保护功能有效的负载电流。
5.根据权利要求1所述的电压调节器，进一步包括节电装置，用于在设定允许过电流保护功能有效的负载电流之后，防止消耗对于所述电压调节器的实际工作不必要的电流。
6.一种电压调节器，包括第一组成元件；第二组成元件；以及测量组成元件，其中设置第一组成元件和所述测量组成元件以使彼此邻近，且根据所述测量组成元件的实际测量值来调整第二组成元件。
7.根据权利要求6所述的电压调节器，进一步包括过电流保护电路，所述过电流保护电路包括第一组成元件和第二组成元件。
8.一种制造电压调节器的方法，所述电压调节器包括第一组成元件、第二组成元件和测量组成元件，所述方法包括下列步骤测量所述测量组成元件的特性；以及根据测量所述测量组成元件的特性的测量结果来调整第二组成元件。
全文摘要
本发明提供一种具有过电流保护电路的电压调节器，该过电流保护电路能够精确设定允许过电流保护功能有效的负载电流。在电压调节器中提供包括至少一个元件的测量电路，该元件等效于作为电压调节器的过电流保护电路的组成元件的元件。测量至少一个元件的特性，以此调整过电流保护电路的元件。
文档编号G05F1/10GK1667539SQ20051005657
公开日2005年9月14日 申请日期2005年2月18日 优先权日2004年2月18日
发明者张伟 申请人:精工电子有限公司