专利名称：提供温度补偿的输出电压的参考电压发生器的制作方法
技术领域：
本发明涉及一种提供稳定的输出电压的电压发生器。
背景技术：
多种CMOS和BiCOMS IC包括大型数字核心和一些模拟外围功能元 件。典型地，这些模拟功能元件包括参考电路，除了别的之外，用于 模拟块，用于提供电源电压调整，并且用于特定的数字电路(例如加 电重启电路)。具有低温度系数的电压参考电路最广泛使用的实现是所 谓的带隙(bandgap)参考电路。
输出接近于硅带隙的l. 205V参考电压，带隙电路长期作为使用双 极性晶体管或COMS晶体管来实现的标准。然而在当今，在最先进的CMOS
技术中难以或几乎不可能设计输出带隙电压的参考电路，这是因为 为了进行正确的操作，带隙电路的电源电压Vdd必须大于带隙电压Vbg， 通常为L3-1.5V。另一方面，CMOS电路的电源电压持续降低，如图l 所示，分别是对于O. 35um工艺为3. 3V、对于O. 25 n m为2. 5V、对于 0. 18um为1.8V，直到对于当今的90nm技术为lV。从这个图中可以看出， 大致地从O. 13um的CM0S技术之后，电源电压Vdd变得过低，对于任何 参考电路都不能输出带隙电压Vbg二l. 205V。
通常，多数己知的COMS和非CMOS带隙参考电路的输出电压是二极 管电压和电阻器上的电压之和。典型地，流过电阻器的电流按照如下 方式与绝对温度成比例按照第一阶(in the first order)对二极 管的正向电压的负温度系数进行补偿。
这个电流能够以若干方式产生。在典型的CMOS带隙电压参考电路 中，以这样的方式产生电流电流线性地依赖于温度且通常使用热电 压Ut。如果需要带隙电压随着温度变化具有更高的精度，必须使用非常复杂的曲率补偿。此外，如上所述，在电源电压小于半导体材料的 带隙电压时，不能采用这种带隙参考电路。
在美国专利6， 566， 850 B2中，提出了一种低电压带隙参考电路。 电流被简单地镜像到晶体管并流至输出电阻器。因此，这个电路提供 了随着温度变化不是很稳定的输出电压。不能以很低的电压来操作所 示电路。这个美国专利中提出的电路的另一个缺点是，需要耗尽型晶 体管。把这种耗尽型晶体管增加到标准工艺中需要额外的成本。
美国专利6， 160， 393涉及一种电压参考电路，其中PTAT电流强 制流过串联或并联的pMOS晶体管和nMOS晶体管的组合。不能以很低的 电压来操作所示电路。此外，完全没有提及电路的温度性能。看起来， 温度稳定性比常规带隙的稳定性要差。美国专利6， 160， 393中提出的 电路的其它缺点是，需要同时对nMOS和pMOS晶体管执行离子注入。然 而，这在标准CMOS工艺中是不可用的。
美国专利6， 680， 643 B2中提出了另一个电路。这个电路需要多 个不同的元件，例如PTAT电路、跨导运算放大器、差分运算放大器、 放大器电流提取电路和输出级。明显的是，这导致了非常复杂的实现。 这个复杂性增加了成本、使开发时间更长、降低了可靠性并消耗了更 多的功率。此外，电源电压必须至少为1.5V。
因此，存在对用于在当今和未来的CMOS技术中产生参考电压的新 原理的需求，其中减小的电源电压不会造成任何约束以妨碍参考电压 的实现。在这样的低电源电压Vdd，明显的是，所产生的参考电压在数 值上必须小于带隙电压。
此外，通常期望提供一种允许产生在温度稳定性上具有相等或更 好性能的参考电压的解决方案。
因此，本发明的目的是提供--种参考电压发生器，即使在电源电 压Vdd小于带隙电压的情况下也能采用。
本发明的另一个目的是提供一种参考电压发生器，它提供了比常 规带隙参考电路所提供的参考电压具有更小的温度依赖性的参考电 压。
本发明的另一个目的是提供一种具有很高的精度和低电压的参考电压。
发明内容
这里描述并要求的本发明减少或去除了已知系统的上述这些缺点。
权利要求l提出了根据本发明的一种装置。权利要求2至6提出了 多个有利实施例。
根据本发明，提供了一种提供期望的参考电压的参考电压发生 器。所述电压发生器以数值上小于带隙电压的电源电压操作。采用 MOSFET晶体管作为跨导。电流被馈入所述MOSFET晶体管的漏极。这个 电流由电流发生器提供，该电流发生器允许MOSFET晶体管按照特定模 式工作，其中所述电流具有正温度系数且所述跨导具有负温度系数。 选择所述MOSFET晶体管的大小，以使所述负温度系数接近所述正温度 系数。由此，由所述参考电压发生器提供的参考电压得到了温度补偿。
根据本发明的一种参考电压发生器具有如下优点即使在不再能 够设计输出带隙电压的参考电路的最先进CMOS技术中，稳定的参考电
压生成也是可能的。
就是说，这里提出的参考电压源能够在任意电源电压上运行。
另一个优点是，所述参考电压发生器比标准的带隙参考电路简单 得多。此外，它消耗了较少的功率并且易于设计。
根据本发明的参考电压源仅占据了常规带隙电压所需硅面积的一 部分。可以实现高精度的参考电压。
本发明的附加特征和优点将在下文的描述中提出，并且从该描述 中部分地变得明显。
为了对本发明进行更为完整的描述，以及为了本发明的其它目的
及优点，结合附图来参考下面的描述，其中
图1示出了随着CM0S技术的进步电源电压如何持续下降；
图2示出了本发明的参考电压发生器的示意性框图；图3示出了M0SFET晶体管的漏极电流(Ids)与栅极-源极电压(Vgs) 的关系，图中的温度变化为-40度至+100度，以20度步进；
图4示出了本发明第一实施例的示意性框图5A示出了本发明第二实施例的示意性框图5 B示出了本发明第三实施例的示意性框图5C示出了本发明第四实施例的示意性框图6示出了在室温下跨导器(transconductor)(参考图4 (MN)和 图5A (MN3))的温度系数与栅极-源极电压(VKS)的关系；
图7A至7C示出了根据本发明，可以用于设计参考电压发生器的三
个图7D示出了在按比例变为相同的电压时，本发明所获得的结果与 常规带隙电路所获得的结果之间的比较。
具体实施例方式
结合图2和3对本发明的工作原理进行描述。图2示出了新的原理， 这里对该原理进行研究，以在过低而不能输出带隙电压的电源电压Vdd 下产生参考电压。关键的要素是所谓的跨导21 (Gptat)，它与绝对温 度T成比例。利用恒定的输入电压，这个跨导21将会输出与绝对温度T 成比例的电流。然而根据本发明，跨导21以反向模式(特殊模式)操 作。
跨导21产生电压输出，同时其输入是与绝对温度T成比例的电流。 与常见的带隙参考电路相似，这个电流Iptat可以由电流发生器22基于 热电压KT/q而产生，例如，如图2所示。热电压Ut二KT/q在室温下的温 度系数TC为+0.085mV/。C。如果跨导21的温度系数TC与热电压的温度系 数TC精确匹配，即，如果跨导21具有恰好相同的TC，则能够在输出节 点23处获得稳定的参考电压Vref一new，假定符号为负。
由于MOS晶体管对温度的依赖性很强，因而在下文中将会提出MOS 晶体管的温度效应。对这个温度依赖性有贡献的两个主要参数是有效 迁移率和阈值电压。前者表示形式为-(1.5-2.0)的幂的温度依赖性， 而后者表示出随着温度变化几乎是直线地减小。可以预料的是，在饱和区中，这些参数的温度效应将会依赖于漏极电流。在大电流处，迁 移率随温度的减小占主要地位，而在较低的温度处，阈值电压的减小 占主要地位。
在整个专利说明书中，使用标准0.25um CMOS技术的数据进行陈 述。这个技术中的典型工艺参数为栅氧化物厚度W二5nm、最小栅长度 L二O. 25 P m，且p型MOS晶体管和n型MOS晶体管的阈值电压分别为O. 53V 和O. 57V。如果没有另加指定，电源电压Vdd是O. 8V。
在不同温度下，n型MOS晶体管的漏极电流与其栅极-源极电压Vgs 的关系如图3所不。从这个图中可以导出的是，在特定的栅极-源极电 压V,(在当前示例中为大约886mv且由垂直线Ml来标记)下，漏极电
流实际上变得在整个温度范围中与温度无关。下文中把这个特殊的栅 极-源极电压V^称作预定电压。重要的是注意到，在预定电压L。之下， 漏极电流随着温度变化而增大，当L接近V,时这个增大变缓(意味着 TC为正)，而且漏极电流随着L增大并接近V,而减小。对于V^〉V^， TC变为负。这个区与本发明无关。
仿真过程揭示出，当晶体管的大小发生改变时，预定电压V^的位 置大致不会改变。唯一的不同是漏极电流，它随W/L而增大。本发明建 立在这些发现之上。
可以按照等式(1)所表示把图2中的漏极电流Iptat写为 I— 二 W (tr) [l+apUll (t-tr) ] (1) 其中a 一是电流Iptat的温度系数，而tr是室温。 通常，跨导器具有与运算放大器大致相同的复杂性。为了在很低 的电源电压下操作并消耗很低的功率，期望跨导器21尽可能地简单。 如果它能够由单一的MOS晶体管来制造，则可以肯定的是这绝对是所能 够制造的最简单的跨导器。图3所示的特性示出这确实是可能的。对于 Vgs〈Vgs。，可以按照等式(2)所表示把M0S晶体管Gm的跨导21写为 二 Gm (tr) [l+a (;M (t-tr) ] (2) 其中a ,;m是跨导Gptat的温度系数， 如果
a put = a (;m ( 3)并且如果
<formula>formula see original document page 9</formula> (4)
那么这个Gm恰好是所要寻找的跨导，而本发明的参考原理可以如 图4所小那样简单地实现。
图4示出了根据本发明的参考电压发生器30的第一实施例的示意 性框图。如图4所示，电流Iptat馈入用作跨导器31的n型M0SFET晶体管。 这个电流工ptat由电流发生器22提供，允许所述MOSFET晶体管MN在特定 模式下操作，其中电流Iptat具有正温度系数a一和a^而跨导器 Gptat具有负温度系数a , MOSFET晶体管丽的栅极和漏极均与电流源 22相连。晶体管MN的源极与地相连，并且在晶体管MN的漏极和源极之 间提供输出电压Vref—new。参考电压发生器30能够以小于1. 2V的电源 电压操作。选择MOSFET晶体管丽的尺寸W/L，以使负温度系数a^接近 于正温度系数a 一l，使二极管连接的丽之间所提供的参考电压 Vref—new得到温度补偿。
图5A中给出了根据本发明的详细的参考电压发生器40。参考电压 发生器40包含可选的启动电路43。这个启动电路43的目的是保证上电 时的可靠启动。
采用了电流发生器42。如图5A所示，这个电流发生器42提供漏极 电流Iptat。电流发生器42包括第一n型M0SFET晶体管对丽l和MN2、第 二p型M0SFET晶体管对MPl和MP2、电阻器R以及p型晶体管MP3。晶体管 MN1、 MN2、 MP1、 MP2和电阻器R负责产生电流Iptat。这个电流Iptat 被晶体管MP3镜像(或縮放)并传递到跨导器41。晶体管MN1和丽2被设 计用于在弱反转(weak inversion)中操作。晶体管丽2具有比晶体管 MN1更宽的沟道宽度W，但这两个晶体管具有相同的沟道长度L。晶体管 MP1、 MP2和MP3在饱和区中操作，而且晶体管MP3如上文所述那样传递 所需的Iptat电流。这个Iptat电流流入MOSFET晶体管MN3的漏极D 。 M0SFET晶体管MN3的栅极G和漏极D均与电流源42相连。晶体管MN3的源 极S与地相连，并且在晶体管丽3的漏极D与源极S之间提供输出电压 Vref—new。参考电压发生器40能够以小于l. 2V的电源电压操作。选择 M0SFET晶体管廳3的尺寸W/L，以使负温度系数a (4妾近于正温度系数a 一t，使漏极和源极之间提供的参考电压Vref—new得到温度补偿。 确保参考电压发生器40的正确操作所需的Iptat电流可以表达如
下
<formula>formula see original document page 10</formula> (5)
其中A、 B和C分别是晶体管MN2与丽1、 MP2与MP1以及MP3与MP1的纵 横比。通常，MP1和MP2是匹配对，所以B二1。
图3示出了晶体管丽3可以具有正TC或负TC。图6示出了其正TC确实 覆盖了Iptat电流的TC。水平轴71是施加到晶体管丽3的栅极-源极电压 Vgs。由于V^不会影响Qpuu，所以漏极电流Iptat的TC是常数O. 387%/°C， 它包括了电阻器R的温度依赖性效应。电阻器的类型可以是RPZ (高电 阻多晶(poly))，具有TCl二-1454卯m/。C和TC2二6. 35ppm/°C。在室温tr 下，晶体管MN3的TC (a(;M)也在图6中示出(参见图6中的曲线72)。 对于电压VJ人O. 5V至1V的变化，a (;M从大约O. 22。/。/。C单调下降至 -0. 1%/°C。如图6所示，线71和曲线72在大约是V^0. 747V处相交，它 应当是参考电压发生器40的期望的输出电压Vref一new。
在下面的部分中，描述一种根据本发明的可以用于设计参考电压 发生器的图形方法。使用该图形方法，以便能够确定图5A中的电压 Vref一new。使用这个方法，可以很容易地和方便地确定电压Vref』ew 的温度依赖性，而且如果期望的话，可以和现有带隙电路进行比较。 为此，在第一步骤中，显示出跨导器MP3在某些感兴趣的温度处的漏极 电流Iptat。在本实施例中，Iptat在如下温度处确定t=-40、 -20、 0、 20、 40、 60、 80和100度(C)。图7中在标记a、 b、 c、 d、 e、 f、 g和h 处分别标出了这些结果。从a至h的曲线表示漏极电流Iptat与温度t的 关系。在下一步骤中，在相同的温度下测量MN3的漏极电流Iptat与丽3 的栅极-源极电压L的关系，且完整的结果在图7C中绘出。图7C与图3 相似。
为了以图形的方式来确定输出电压Vref—new，把图7C、图7B中给 出的这些结果的一部分放置到图7A的Iptat曲线旁。这通过如下方式来 完成，即图7B中的电流Iptat具有与图7A中的Iptat相同的垂直刻度。然后从图7A中的点至图7B中的点绘制水平直线，以截取在t二-40处所获 得的Ids曲线。该截点由标记A来标识。类似地，可以从点b绘制另一条 水平直线，以截取在-20处所获得的曲线，并由标记B标识截点。以类 似的方式，从图7A中的点c、 d、 e、 f、 g和h绘制水平直线，分别截取 图7B中在t^、 20、 40、 60、 80和100处所获得的Ids曲线。然后分别由 C、 D、 E、 F、 G和H来标识这些截点。这些截点在图7B中x轴(V』由) 上的投影给出了这些温度下的输出电压Vref—new。把这些截点A至H接 连地相连，产生了图7B中几乎是垂直的直线，意味着获得了与温度几 乎无关的输出电压Vref』ew。
替代地，现在，可以把图7B中x轴上的投影值重新绘制在另一个图 表中，例如图7D，温度作为x轴。可以看出的是，所产生的电压Vref』ew 实际上与温度无关。如图7D中所示，通过在包括上述温度的不同温度 下进行测量而获得电压Vref—new。实际上，所计算出的TC低至7. 6ppm/ 'C。为了进行比较，图7D还示出了标准带隙设计在电源电压Vdd为1.8V 处的温度依赖性。把输出电压Vref—bg从带隙电压缩放至相同的输出电 压，以便能够对两个电压进行比较。这给出了TC为81.3ppm/。C。通过 比较，根据本发明的参考电压发生器所产生的参考电压Vref一new大于 标准带隙电压Vref—bg的10倍。还研究了电阻器的TC的效应。结果与具 有正TC的其它类型的电阻器、或具有TC^的理想电阻器相似或更好。
上面的结果己经借助于这里提出并要求的参考电压发生器的仿真 验证而得以证实。
本发明的优点是，它适用于所有现有的和将来的CMOS技术。图l 示出了电源电压Vdd随着CMOS技术的发展而持续降低。图l中未示出的 CMOS晶体管的阈值电压还随着工艺的发展而减小。图5中的Vref一new 等于晶体管画3的栅极-源极电压，即
Vref_new = VBS 二 Vt + △ V (6)
其中AV是取决于漏极电流Iptat的过驱动电压，而Vt是阈值电压。 由于Iptat通常很小，所以过驱动电压AV很小。因此可以得出，所产 生的参考电压Vref—new比室温tr下的阈值电压稍大，从而所提出的新 参考电压发生器很好地适用于所有CMOS技术，即过去、现在和将来的CMOS技术。就是说，CMOS縮放和电源电压中的相应减小不会对根据本
发明的新电路产生任何影口向。
从等式(6)中可以导出，图4中的晶体管MN以及图5A中的丽3在饱 和区中操作。
在另一个实施例中，也可以采用图5A中所提出的参考电压发生器 来产生比带隙电压更高的参考电压。如果由两个或更多个堆叠的MOS 晶体管取代晶体管MN3，这可以实现。例如，通过堆叠与图5A中的丽3 大小相同的至少两个晶体管，如果忽略本体效应(body effect),则可 以获得具有两倍于等式(6)的值的输出参考电压Vref—new。在这个情 况下，需要更高的电源电压Vdd。作为示例，可以通过由两个堆叠的晶 体管取代图5A中的MN3而产生VrefLnew4. 8V。
要提及的是，图4中的晶体管丽和图5中的晶体管MN3可以由例如图 5B所示的p型M0SFET晶体管来取代。如图5B所示，电路50中余下的部分 保持相同。仅对跨导器51进行修改。注意晶体管MP4的栅极G现在与地 相连。
图5C示出了另一个实施例。图5C中的实施例60基于图5A的实施例。 P型晶体管己经被n型晶体管取代，反之亦然。由于这个实施例60基本 上与图5C所示的实施例相同，所以参考图5A进行描述。跨导器61包括 位于电源电压节点与输出节点之间的P型MOS FET晶体管MP7。启动电路 63和电流发生器62以与图5A和5B所示方式相同的方式而操作，仅有的
不同是晶体管的类型被取代，且输出电压现在是指电源电压。 图5B和5C中的晶体管MP4和MP7分别在饱和区中操作。
具有用作跨导器的两个或更多个堆叠的晶体管的该实施例表现出 几乎是直线的行为，非常易于进行进一步的补偿。
与标准带隙相比，新的参考电压发生器简单得多、消耗少得多的 功率且易于设计。
可以理解的是，为了简明，在独立的实施例的上下文中所描述的 本发明的各种特征也可以组合在一起并在单一实施例中提供。相反， 为了简明，在单一实施例的上下文中所描述的本发明的各种特征也可 以独立提供或以任意适合的子组合而提供。在附图和说明书中，提出了本发明的优选实施例，尽管使用了特 定术语，然而给出的描述使用所使用的术语仅具有一般性和说明性的 意义，并不是为了进行限制。
权利要求
1. 一种提供参考电压(Vref_new)的参考电压发生器(30；40；50；60)，所述电压发生器(30；40；50；60)在小于硅带隙电压的电源电压(Vdd)操作，包括-具有漏极、源极和栅极的MOSFET晶体管(MN；MN3；MP4；MP7)，所述MOSFET晶体管(MN；MN3；MP4；MP7)用作跨导器(Gptat)；-输入节点，用于把漏极电流(Iptat)馈入所述MOSFET晶体管(MN；MN3；MP4；MP7)的漏极；-输出节点，与所述MOSFET晶体管(MN；MN3；MP4；MP7)的漏极相连；-电流发生器(22；42；62)，允许所述MOSFET晶体管(MN；MN3；MP4；MP7)在特定模式下操作，其中所述漏极电流(Iptat)具有正温度系数(αptat)且所述跨导器(Gptat)具有负温度系数(αGM)，其中选择所述MOSFET晶体管的尺寸(W，L)，以使所述负温度系数(αGM)接近所述正温度系数(αptat)，以使所述输出节点处提供的所述参考电压(Vref_new)得到温度补偿。
2. 根据权利要求l所述的参考电压发生器(30; 40; 50; 60)， 其中，所述MOSFET晶体管(MN; MN3; MP4; MP7)在其栅极和源极之间 提供了栅极-源极电压(vss)，所述栅极-源极电压(Vgs)具有负温度 系数。
3. 根据权利要求1或2所述的参考电压发生器(30; 40; 50; 60)， 其中，当所述MOSFET晶体管(MN; MN3; MP4; MP7)在所述特定模式下 操作时，所述MOSFET晶体管(丽；MN3; MP4; MP7)的栅极和源极之间 的栅极-源极电压(Vss)小于预定电压(Vssc)。
4. 根据权利要求l、 2或3所述的参考电压发生器(30; 40; 50; 60)，其中，所述漏极电流(I—J与绝对温度(T)成比例，因为其温度系数(a Pua)为正。
5. 根据上述权利要求中任意一项所述的参考电压发生器(30;40; 50; 60)，其中，所述MOSFET晶体管(丽;MN3)是n型MOSFET晶体 管，且优选地为n型CMOS晶体管，所述MOSFET晶体管(丽；MN3)的栅极与所述输出节点相连。
6. 根据权利要求1至4中任意一项所述的参考电压发生器(30; 40; 50; 60)，其中，所述MOSFET晶体管(MP4; MP7)是p型MOSFET晶 体管，且优选地为p型CMOS晶体管，所述MOSFET晶体管(MP4; MP7)的 栅极与地相连。
7. 根据上述权利要求中任意一项所述的参考电压发生器(30; 40; 50; 60)，其中，所述跨导器(31、 41)包括两个或更多个堆叠的 MOSFET晶体管。
全文摘要
本发明涉及一种提供参考电压(Vref_new)的参考电压发生器(40)。电压发生器(30)在小于硅带隙电压的电源电压(Vdd)操作。它包括用作跨导器(Gptat)的MOSFET晶体管(MN；MN3；MP4；MP7)。提供了用于把漏极电流(I<sub>ptat</sub>)馈入所述MOSFET晶体管(MN；MN3；MP4；MP7)的漏极的输入节点，而且输出节点与所述MOSFET晶体管(MN；MN3；MP4；MP7)的漏极和栅极相连。电流发生器(42)允许MOSFET晶体管(MN；MN3；MP4；MP7)在特定模式下操作，其中漏极电流(I<sub>ptat</sub>)具有正温度系数(α<sub>ptat</sub>)且跨导器(Gptat)具有负温度系数(α<sub>GM</sub>)。选择MOSFET晶体管的尺寸(W，L)，以使所述负温度系数(α<sub>GM</sub>)接近所述正温度系数(α<sub>ptat</sub>)，以使所述输出节点处提供的所述参考电压(Vref_new)得到温度补偿。
文档编号G05F3/24GK101443721SQ200580041712
公开日2009年5月27日 申请日期2005年12月1日 优先权日2004年12月7日
发明者王振华 申请人:Nxp股份有限公司