专利名称：带隙恒压电路的制作方法
技术领域：
本发明涉及一种带隙恒压电路，尤其是涉及一种可在加电时安全地输出输出电压以从而实现快速起动时间的起动电路。
背景技术：
图2给出了传统带隙恒压电路的电路图。该电压电路是由PMOS晶体管P21，P22，P23，P24及P25、MMOS晶体管NL21，NL22及NL23、n沟道型耗尽型(depression)晶体管ND21、双极性晶体管B21和B22、电阻R21，R22，R23及R24，以及电容器C21构成的。在图2中，当将提供为第一双极性晶体管的双极性晶体管B21的数目与提供为第二双极性晶体管的双极性晶体管B22的数目之比设置为1N时，那么在正常状态下可获得等式1所表示的输出电压VREF。
VREF＝VBE+Vt×1nN(1+R21/R22)...(等式1)在等式1中，VBE是施加在双极性晶体管的基极与发射极之间的电压，并且通过等式Vt＝kT/q可获得Vt，其中k是玻耳兹曼常数，T是绝对温度，并且q是电子电荷。将输出输出电压VREF的状态称为正常状态。
因此，将图2的传统示例配置成当在高电势的电源终端VDD与低电势的电源终端VSS之间施加了电源电压时可在稳定的正常状态下从输出端输出预定输出电压VREF。
(专利文献1)JP2004-318604A然而，图2所示的传统带隙恒压电路在加电时起动很慢，并且因此具有这样的缺点，即甚至在正常状态下也由于噪音等而使输出电压稳定在0V。
发明内容
为解决上述问题而作出了本发明，并且具有这样的目的，即提供一种可在加电时能够实现快速起动时间以从而防止即使在正常状态下由于噪音等而使输出电压稳定在0V的带隙恒压电路。
根据本发明的带隙恒压电路，为了解决上述问题，通过晶体管NM11的栅极对输出端VREF11的电压进行监控。此外，晶体管P119的漏极与双极性晶体管B11的发射极相连以便使电流流过双极性晶体管。
根据具有上述结构的本发明的带隙恒压电路，可在加电时实现快速起动时间并且可防止甚至在正常状态下由于噪音等而使输出电压稳定在0V。
在附图中图1给出了根据本发明的带隙恒压电路的电路图；以及图2给出了传统带隙恒压电路的电路图。
具体实施例方式
图1给出了根据本发明的带隙恒压电路的电路图。
如图1所示，带隙恒压电路包括差动放大器、与该差动放大器的输入相连的电平转换器电路、以及恒压电路。
带隙恒压电路的差动放大器是由一对p沟道型晶体管P112以及P113、n沟道型晶体管NL11和NL12构成的、n沟道型晶体管NL11和NL12的每一个具有低门限值(例如0.45V)的。(在下文中，n沟道型晶体管简写为n型晶体管，并且p沟道型晶体管简写为p型晶体管。)n型晶体管NL11的源极与用作参考电势的地相连，同时其漏极与p型晶体管P112的漏极相连。此外，n型晶体管NL11的栅极与n型晶体管NL12的栅极相连。此外，n型晶体管N11的漏极和栅极彼此相连(二极管连接)。n型晶体管NL12的源极与地相连，同时其漏极与p型晶体管P113的漏极相连，并且其栅极与n型晶体管NL11的栅极相连。p型晶体管P112和p型晶体管P113的源极和背栅极(back-gates)在节点11共同相连并且通过p型晶体管P108和p型晶体管P104而与电源电压VCC相连。p型晶体管P112的栅极与p晶体管P114的源极相连，同时p型晶体管P113的栅极与p型晶体管P115的源极相连。
具有低门限电压(例如0.45V)的n型晶体管NL13与差动放大器的输出端相连，并且通过p型晶体管P111和电阻R14与输出端VREF11相连。p型晶体管P111的源极与p型晶体管P107的漏极相连。p型晶体管P107的栅极与p型晶体管P104的栅极相连并且还与用作恒流源的p型晶体管P103的栅极相连。恒流源在栅极向p型晶体管P107提供电流以使该栅极导通及截止。响应此，p型晶体管P107通过电阻R14向输出端VREF11提供来自电源电压VCC的电流。
p型晶体管P104与用作恒流源的p型晶体管p103相连。p型晶体管P104的漏极通过p型晶体管P108与差动放大器相连，同时其源极与电源电压VCC相连。此外，p型晶体管P104的栅极与p型晶体管P107、P106、以及P105的每一个的栅极相连。同时，p型晶体管P104的栅极也与用作恒流源的p型晶体管P103的栅极相连。恒流源在栅极向p型晶体管P104提供电流以使该栅极导通及截止。响应此，p型晶体管P104向差动放大器提供来自电源电压VCC的电流。此外，用作恒压源的p型晶体管P103、p型晶体管P104、p型晶体管P105、p型晶体管P106、以及p型晶体管P107构成了电流镜电路。
p型晶体管P104通过共源共栅(cascode)连接的p型晶体管P108而与差动放大器相连。按照这种方式，可防止沟道长度受到调节，从而向差动放大器提供稳定电流。同样地，p型晶体管P105与p型晶体管P109共源共栅地连接。p型晶体管P106与p型晶体管P110共源共栅地连接。p型晶体管P107与p型晶体管P111共源共栅地连接。
p型晶体管P103和n型耗尽型晶体管ND13通过其漏极彼此相连并且用作恒压源。用作直流电源的n型耗尽型晶体管ND13具有与地相连的源极和栅极并且具有与p型晶体管103的漏极相连的漏极。p型晶体管P103的源极与电源电压VCC相连，同时其漏极与n型耗尽型晶体管ND13的漏极相连。p型晶体管P103具有彼此相连的漏极和栅极(二极管连接)，并且其栅极与p型晶体管P104、p型晶体管P105、p型晶体管P106、以及p型晶体管P107的每一个的栅极相连。同样地，p型晶体管P102和n型耗尽型晶体管ND12也用作恒压源，并且p型晶体管P102的栅极与p型晶体管P108、p型晶体管P109、以及p型晶体管P110的每一个的栅极相连。p型晶体管P101和n型耗尽型晶体管ND11也用作恒压源，并且p型晶体管P101的栅极与p型晶体管P111的栅极相连。
用作电平转换器电路的p型晶体管P114具有与地相连的漏极。p型晶体管P114的源极通过p型晶体管P112的栅极、p型晶体管P109、以及p型晶体管P105与电源电压VCC相连。此外，p型晶体管P114的栅极通过电阻R12和R14与输出端VREF11相连。同样地，用作电平转换器电路的p型晶体管P115具有与地相连的漏极，同时其源极通过p型晶体管P113的栅极、p型晶体管P110、以及p型晶体管P106与电源电压VCC相连。此外，p型晶体管P115的栅极通过电阻R11和R14与输出端VREF11相连。
按照从输出端VREF11侧起的顺序电阻R12、电阻R13、以及双极性晶体管B12通过电阻14连接在输出端VREF11与地之间。此外，按照从输出端VREF11侧起的顺序电阻R11和双极性晶体管B11通过电阻14连接在输出端VREF11与地之间。
双极性晶体管B12具有均与地相连的基极和集电极，同时其发射极与电阻R13相连。电阻R13的一端与双极性晶体管B12相连，同时另一端与电阻12以及p型晶体管P114的栅极相连。电阻R12的一端与电阻R13以及p型晶体管P114的栅极相连，同时另一端通过电阻14与输出端VREF11相连。
双极性晶体管B11具有均与地相连的基极和集电极，同时具有与电阻R11以及p型晶体管P115的栅极相连的发射极。此外，电阻R11的一端与双极性晶体管B12相连，同时另一端通过电阻14与输出端VREF11相连。
本发明的带隙恒压电路进一步包括随后所述的起动电路1。
该起动电路1是由n型晶体管NM11和p型晶体管P119构成的。n型晶体管NM11是用于对输出端VREF11的电压进行检测的输出电压检测电路。p型晶体管P119是受到输出电压检测电路的输出控制的电流源。
n型晶体管NM11具有与输出端VREF11相连的栅极，并且具有与p型晶体管P117的漏极相连的源极。p型晶体管P117与p型晶体管P116一起构成了电流镜电路，并且使n型耗尽型晶体管ND14所产生的恒定电流流过n型晶体管NM11。用作直流源的n型耗尽型晶体管ND14具有与地相连的源极和栅极。
p型晶体管P118和n型晶体管NM12构成了反相器。该反相器与p型晶体管P117和n型晶体管NM11的节点相连并且使该节点用作输入。由p型晶体管P118和N型晶体管NM12构成的反相器的输出与用作电流源的p型晶体管P119的栅极相连。p型晶体管P119的源极与电源电压VCC相连，同时其漏极与双极性晶体管B11的发射极相连。
接下来，对根据本发明的带隙恒压电路的上述起动电路1的操作进行说明。
当加电时，n型晶体管NM11保持截止，因为输出端VREF11的电压比n型晶体管NM11的门限电压值要低。因此，n型晶体管NM12导通并且p型晶体管P119导通。当p型晶体管P119导通时，电流流过双极性晶体管B11，这使双极性晶体管B11的发射极的电压增加，从而使输出端VREF11的电压增加。使输出端VREF11的电压增加以超过n型晶体管NM11的门限电压值，从而使n型晶体管NM11导通。因此，p型晶体管P118导通并且p型晶体管P119截止，这导致停止对双极性晶体管B11供电。
因此，根据上述起动电路1，可在带隙恒压电路加电时实现快速起动时间。此外，通过对p型晶体管P119的大小进行调节还可对加电时的起动时间进行控制。
此外，n型晶体管NM11不但对加电时的输出端VREF11的电压进行监控而且在所有其他时间也进行监控并进行操作以便使输出端VREF11的电压保持恒定。因此，还可防止由于噪音等的影响而使输出端VREF11的电压稳定在0V。
权利要求
1.一种带隙恒压电路，包括恒压源，用于向输出端输出恒压；第一电平转换器电路和第二电平转换器电路，其每一个用于对输出端的电压进行电平转换；差动放大器，用于通过输入来自第一电平转换器电路和第二电平转换器电路的每一个的输出来对输出端的电压进行控制；输出电压检测电路，用于对输出端的电压进行监控；以及电流源，该电流源具有通过输出电压检测电路的输出而受控的电流值，其中当输出端的电压比预定电压低时，该电流源向构成了电平转换器电路的晶体管提供电流。
2.根据权利要求1的带隙恒压电路，其中该输出电压检测电路包括n型晶体管，该n型晶体管用作检测晶体管，其具有与输出端相连的栅极以及与地相连的源极；n型耗尽型晶体管，该n型耗尽型晶体管用作恒流源并且具有共同与地相连的源极和栅极；电流镜电路，用于使n型耗尽型晶体管所提供的恒定电流流过n型晶体管；反相器电路，该反相器电路具有与n型晶体管的漏极相连的输入；该电流源包括p型晶体管，该p型晶体管具有与反相器电路的输出相连的栅极、与电源电压相连的源极、以及与构成了电平转换器电路的双极性晶体管的发射极相连的漏极；并且当在加电时输出端的电压比预定电压低时，该p型晶体管向双极性晶体管提供电流。
3.根据权利要求2的带隙恒压电路，其中通过对p型晶体管的大小进行调节来对加电时的起动时间进行控制。
全文摘要
提供了这样一种带隙恒压电路，该带隙恒压电路可实现快速起动时间以从而防止即使在正常状态下由于噪音等而使输出电压稳定在0V。根据本发明的带隙恒压电路包括输出电压检测电路，用于对输出端的电压进行监控；以及电流源，该电流源具有通过输出电压检测电路的输出而受控的电流值，其中当输出端的电压比预定电压低时，该电流源向构成了电平转换器电路的双极性晶体管提供电流。
文档编号G05F3/30GK101025639SQ200710084178
公开日2007年8月29日 申请日期2007年2月17日 优先权日2006年2月18日
发明者上原治 申请人:精工电子有限公司