专利名称：快速coms电流镜的制作方法
技术领域：
本发明涉及一种根据权利要求1前序部分的CMOS电流镜。
背景技术：
这种CMOS电流镜本身是已知的，例如由Tietze/Schenk所著的、由Springer-VerlagBerlin/Heidelbeig/NewYork出版社出版的'Mbleiterschaltungstechnik'， (ISBN 3-540-194754)，第九版，第96和97页所公开。此外，ThartFahVoo和Toumazou, C.所发表的"A Novel Highspeed Current Mirror Compensation Technique and Application"(正EE电路与系统国际^i义；1995年4月28日至5月3日，1995年 第三巻，第2108页至2111页)中也公开了一种电流镜，该电流镜在输入晶体管 和输出晶体管的栅极端子之间具有一个阻抗。此外，具有共栅-共阴晶体管 (Kaskoden-Transistoren)以提高输出阻抗的电流镜也是已知的。在US 2004/0056708 Al中也给出了各种CMOS电流镜。
CMOS电流镜的工作原理基于，以相同的栅极源极电压在饱和区内驱动输入 晶体管和输出晶体管。如果这两个晶体管是相同的，另P么在它们的导电鄉各中流
过相同的电流。在这里，导电m总是被理解为一个电、^e各，该电^M在沟
道区域和必要时存在的漂移区(Driftregionen)连通的情况下将MOS晶体管的漏 极和源极连接。如果在输入支路和输出支路中4顿具有不同几何结构的晶体管， 那么w/h/V^的比值就确定了输出电流强度和输入电流强度的比值，该比值也 被称为电流放大系数。在此，w分别标沟道宽度，l表示沟道长度，下标l表示 输入晶体管、下标2表示输出晶体管。此外，电流镜允许通ii向输出晶体管， 入晶体管并联相同数量的相同的晶体管而产生整数倍的输入电流或者几分之一倍 的输入电流。
输入电流的变化不是没有MMi也、而是以一定的延迟,在输出电流中，所 述，取决于晶体管的跨导gm，即取决于作为分子的漏极电流与作为分母的栅极 源极电压的比值，并且取决于晶体管的栅极源极电容。所述5Sm于一些应用来说是干扰性的。例如在高速度的电流l^辦换器(DAC: digital analog Converter) 中以及CD和/或DVD设备的激光驱动器中在快速写入过程中，要求输出电流的 高的变化艘。但是，本发明不限于这些应用。数模转换器其实具有十分广阔的 应用范围，本发明可以广aS用在这种辦莫转换器具有电流输出端且必须是还比 较快的场合。
下面这个列表给出了一些示例，其中该列举不是穷尽的低财测量技术、 可编程电压源禾吨流源、机动车领域中的测量技术、例如印刷工业中的精密运动 控制、机动车领域中的调节器、如应用于电信系统中的数字式可编程电流回路、 可编禾I3I辑器件(programmable logic controller),输鳩出卡、移动电话、高速数 丰翻!li微、寻呼机(pager)、光纤交换站(交换处理)，功率放大器、压控振荡器 的控制(VCOcontrol)。但是，电流镜也以各种形胡于集成电路的设计中，例如 向电路部分、如放大器或者混频器供电；用于模拟信号处理；或者作为两个电路 之间的接口，因为对于参考电势的干扰，电流传输比电压传输的敏感f，更低。
在上述的已知的电流镜中，所述电流镜具有一个接在输入晶体管的栅极端子 与输出晶体管的栅极端子之间的阻性阻抗，在输入电流发生变化之后，输出电流 的上升吋间和起振时间取决于戶/Mffi^的值和所述电流的值。在此，最优的阻抗 〈tt伴随电流改变的，并且因而必须总是被匹配。
发明内容
M^脱背景技术出发，本发明的任务在于ili共一种电流镜，借助戶脱电流镜， 输入电流能够以短的上升时间和大的增益反映到输出电流中。在此，大的增益被
働军为10倍至20倍的增益。
在开始部分戶;M鄉的电流镜中，该任务M31fe利要求i的特征部分的特征 来解决。在这里，第一另夕卜的晶体管使得电流镜的输入晶体管和输出晶体管的栅 极端子的快速充电成为可能。然而，这是以第二另外的晶体管为前提斜牛，戶腿
第二另外的晶体管使得电流流过第一另外的晶体管成为可能。ilii第二另外的晶 体管能够从输入晶体管和输出晶体管的共同的栅极节点弓I出电流，尽管这两个晶 体管的栅极端子不接收电流。戶皿电流镜的优点在于，其比在开始部分提及的出 版物'Halbleiterechaltungstechnik"中所公开的电流镜具有更短的上升时间。与借助 在输入晶体管的栅极端子和输出晶体管的栅极端子之间的阻性阻抗工作的电流镜相比较，这里所提出的电流镜具有这样的优点在这里不必针对电流3M进行匹 配。
借助一个雌的构型可以解刺言号超调和振铃的倾向，其中，电流镜具有一 由衰减晶体管构成的衰减网络，该衰减网络被连接至电流输入端和参考电势端子。
一个优选的构型的特征在于，所皿减网路具有一第一衰减晶体管、 一第二 衰减晶体管和一第3减晶体管，其中第一衰减晶体管的导电通路处于电流输入 端和参考电势端子之间，第二衰减晶体管的导电ffl&处于供电电势端子和第一衰 减晶体管的栅极端子之间，第H^减晶体管的导电ffi5各处于第一衰减晶体管的栅 极端子和参考电势端子之间，第二衰减晶体管的栅极端子连接至电流输入端，而
第H^减晶体管的栅极端子连接Sm—衰减晶体管的栅极端子。
由所，减晶体管构成的衰减网络类似于由两个NMOS 二极管构成的串联电 路地工作，并且戶;f^减网络在电流输入端I—in斷氐电流镜的输入P鹏。在这里， MOS 二极管S^为漏极和栅极相连接的MOS晶体管。作为所希望的结果，戶脱 三个衰减晶体管衰减了臓超调。
一个替代的构型的特征在于，所，减网络具有由两个晶体管二极管构成的 串联电路，该串联电路位于电流输入端和参考电势端子之间。这种具有仅两个晶 体管的电流镜类似于具有包括三个晶体管的衰减网络的CMOS电流镜地工作。
同样优选的是,电流镜具有一输出端共栅-共阴晶体管，繊出端共栅-共阴晶 体管的导电通路处于电流输出端和输出晶体管的导电通路之间。该电流M过所 述输出端共栅-共阴晶体管而具有增大的输出阻抗。同样i^的是，所述输出端共 栅-共阴晶体管的栅极端子被连接至电流输入端。
另一个，的构型的特征在于，电流镜具有一电流输入端以及一输入端共栅-共阴晶体管，该电流输入端包括一主电流输入端和一辅助电流输入端，其中，所
述输入端共栅-共阴晶体管的导电逦珞的一^i接Si电流输入端，而戶腿输入端
共栅-共阴晶体管的导电M^各的另一端构j^，辅助电流输入端，戶;M输入端共栅 -共阴晶体管的栅极端子和所述输出端共栅-共阴晶体管的栅极端子相互连接并且
被连接至一共栅-共阴控制端子(Kaskoden-Steueranschluss);并UM第一另外的 晶体管的栅极端子连接至臓辅助电流输入端。
该构型的特征在于，在电流输入端或者ij^电流输入端I—in J^f于运行所需 的输入电压被从两个栅极源极电压降低到了一个栅极源极电压。此外，该构型同样也具有提高的输出ffi^:。
在作为多输出电流源(Strombank)的一种构型中，CMOS电流镜具有多，
出晶体管，戶，多^出晶体管的导电m被连接至戶，参考电势端子，并S所
述多个输出晶体管分别向一个电流输出端供给输出电流，并_@^述多个输出晶体 管的栅极端子被连接至戶腿共同的栅极节点。以这种方式，可以生微倍于输入 电流的输出电流。
此外还优选的是，电流镜具有一禁止输入端，该禁止输入端与至少一个禁止 晶体管的栅极端子相连接，其中，禁止晶体管的导电通路处于电流输入端和参考 电势端子之间，或者处于共同的栅极节点和参考电势端子之间。
一个替代的构型的特征在于两个禁止晶体管，其中，戶脱禁止输入端与所述 第一禁止晶体管的栅极端子和戶脱第二禁止晶体管的栅极端子相连接，其中，所
述第一禁止晶体管的导电m^各处于电流输入端和参考电势端子之间，并朋万述第
二禁止晶体管的导电鄉各处于共同的栅极节点和参考电势端子之间。
所述构型允许M:在禁止输入端施加一对这些禁止晶体管加偏压的信号分别
快5Ii也断开电流镜。
另一个雌的构型的特征在于，电流镜具有至少一个子衰减网络，戶腐至少
一个子衰减网络包括一通向共同的栅极节点的连接路径，其中，戶;M3i接路径具 有一可控制,鹏。另一个构型具有多个子衰减网络，戶脱多个子衰减网络分别 具有一个通向共同的栅极节点的连接路径，其中，每一铺接路径具有一可控制 的鹏。
M戶;M特征可以以，方式改变衰减。
在一个构型中，子衰减网络具有附啲衰减晶体管以及作为可控制的阻抗的
开关。越多的开关被闭合，那么上升时间就越短，电流镜具有更少的衰减。M: 接上和断开各个分离的子网络，可以,地调节衰减作用。
一个优选的构型的特征在于，所述可控制的阻抗被作为在阻抗区域内工作的
MOS晶体管实现。
作为所希望的结果，戶;M构型允许激地调节各^ 衰减网络的衰减作用。 其他优点由说明书和所附附图给出。
可以理解的是，之前戶，和下面将要说明的特征不仅倉,以给出的组合方式 来应用，而且也能够以其他的组合方式，或者被斜虫地应用，而不脱离本发明的范围。
附图中示出了本发明的实施例，并且在下述说明中对这些实施例进〗雅细地 解释。附图中分别以示意',式示出
图1:具有本发明特征的电流镜的第一实施例；
图2:根据图1的电流镜，其具有衰减网络的一第一构型； 图3:根据图1的电流镜，其具有衰减网络的一第二构型；
图4:根据图2的电流镜，其具有1出端共栅-共阴晶体管；
图5:具剤氐电压共栅-共阴的构型；
图6:具有多个输出端的构型(多输出电流源)；
图7:具有附啲禁止晶体管的构型，戶脱禁止晶体管使得f魏断路成为可能； 图8:具有能够离散调节的衰减的构型；以及 图9:具有能够遊彭周节的衰减的构型。
具体实施例方式
图1示出一 CMOS电流镜10，其具有一电流输入端I一in、 "tf入晶体管12、 一参考电势端子14、 一电流输出端I—out以及一输出晶体管16。输入晶体管12的 导％315維于第一电流输入端IJn和参考电势端子14之间。输出晶体管16的导 电M5維于电流输出端I—out和参考电势端子14之间。戶诚两个晶体管12、 16的 栅极端子与一个共同的栅极节点18连接。电流镜10还具有一供电电势端子20。 一第一另外的晶体管22具有一导电M^各，该导电S^^于供电电势端子20和栅 极节点18之间。戶腐第一另外的晶体管22的栅极端子24连接至电流输入端I—in。 一第二另外的晶体管26的导电 处于栅极节点18和参考电势端子14之间。所 述第二另外的晶体管26的栅极^f 28同样连接至栅极节点18。
作为源繊艮随器的接入电路的第一另外的晶体管22在離圣电流输入端I—in的 电^1±升时加 1 极节点18的充电。因此，第一另外的晶体管22动态地类似 于在双极型电流镜中的电流增益辅助电路地作用。然而，与双极型电流镜的双极 型晶体管的SI及端子不同，输入晶体管12和输出晶体管16的栅极端子不接雌 流电流。为了在这种情况下臓能够i體流电^M;第一另夕卜的晶体管22实J爐流电流，设置了该第二另外的晶体管26。在图l的构型中，第二另外的晶体管26 借助一连接在栅极节点18上的栅极端子28而作为二极管接入电路。原则上，借 助在栅极端子28上的匹配的偏置腿，i鄉二另夕卜的晶体管26也可以被接为源 极连接方式(Source"Schaltung)。然而，这样一来电流镜10会变得更優。第二另 外的晶体管26的戶标出的二极管连接方式具有这样的优点，即这两个另外的晶体 管22和26的跨导gm相叠加。
相对于已知的电流镜，根据图1的电流镜10的输出电流在输入电^Lh升之后 具有显著缩短的上升时间。然而，输出电流易于强烈超调和振铃(Klingeln)。
作为补鹏施，图2所示的CMOS电流镜11具有一个衰减网络的第一构型， 戶;M衰减网络由衰减晶体管30、 32和34构成，并且被连接至电流输入端I一in和 参考电势端子14。
在这里，第一衰减晶体管30的导电MH与电流输入端I一in和参考电势端子 14连接。第1减晶体管32的导电iP各处于供电电势端子20和第一衰减晶体管 30的栅极端子36之间。第3减晶体管34的导电il^各处于第一衰减晶体管30 的栅极端子36和参考电势端子14之间。此外，第二衰减晶体管32的栅极端子38 与电流输入端IJn连接，并，H^减晶体管34的栅极端子40与第一衰减晶体 管32的栅极端子36连接。
另外，CMOS电流镜11基于CMOS电流镜10，并且同样具有元件12至28。 ^t于在图3至图9中所示的CMOS电流镜的其他构型，用。^Bf 有附图中， 相同的参考标号分别,相同的元件。
由三个衰减晶体管30、 32和34构成的衰减网络的工作类似于由两个雇OS 二极管构成的串联电路，并且在电流输入端I—in斷氐了电流镜ll的输入P鹏。作 为期望的结果，戶;MH个衰减晶体管30、 32和34衰^^M超调。在电流输入端 I—in流入的输入电流根据衰减晶体管30和输入晶体管12的大小以确定的比例关 系分酉侄晶体管30、 12。衰减被3M^M比例絲确定。、iffl^减晶体管30的电 》繊大，那么衰减就越强。
输入晶体管12的电M大，那么延i&l^短。在 电流镜10输出电流中的电流上升以戶，^ii随电流镜10输入电流中的电^ 升。不过，随着上升时间的^^豆，衰减也会减小，以至于P服10、 12的参数的确 定始终为一种折衷。
图3示出一CMOS电流镜13，其中，衰减网络具有由两个二极管42、 44构成的串联电路，该串联电S她于电流输A^I一in和参考电势端子14之间。二极管 42、 44雌地被实现为具有短接的栅极端子与漏极端子的晶体管二极管42、 44。 所述CMOS电流镜13类似于CMOS电流镜11 MX作。
图4示出一 CMOS电流镜15,其与所述CMOS电流镜10的区别之处在于输 出端共栅-共阴晶体管(Ausgangskaskoden-Transistor) 46。 ^])t，输出端共栅-共阴 晶体管46的栅极端子48与电流输入端I—in连接，并且输出端共栅-共阴晶体管46 的导电S^各处于电流输出端I一out和输出晶体管16的导电3I^各之间。由于输出端 共栅-共阴晶体管46，电流镜15相比于电流镜10而言具有增大的输出P鹏。不过， 输出端共栅-共阴晶体管46也减弱了电流输出端I—out的可调制性。因此，在电流 镜15中电流输出端I—out上的电压必须高于电流镜10中电流输出端I—out上的电 压，以避免输出端共栅-共阴晶体管46工作于三极管区内。
图5示出一 CMOS电流镜17，其中，电流输入端具有一主电流输入端IJn 和一辅助电流输入端I一bias以及一输入端共栅-共阴晶体管(Eingangskaskoden-Transistor) 50。所述输入端共栅-共阴晶体管50的导电 {昔助一端52与主电流 输入端I一in连接，而戶，导feffi^各的另一端53形成辅助电流输入端I—bias或者与 辅助电流输入端I一bias连接。所述输入端共栅-共阴晶体管50的栅极端子54与所 述输出端共栅-共阴晶体管46的栅极端子48相连接，并被连接至共栅-共阴控制端 子V一casc。此外，戶;M第一另外的晶体管22的栅极端子24与所述第1减晶体 管32的栅极端子38 —起连接至辅助电流输入端I—bias。
如果戶，电流镜17的放大系数是n，那么借助产生的辅助电流I—bias和n-x_I—bias以及共栅-共阴晶体管46、 50就将在电流输入端或者说主电流输入端I—in 上所要求的输入电压从两个漏极源极电压降低到一个漏极源极电压。此外，电流 镜17与图4中的电流镜15 —样相对于图1至3中的电流镜10而言具有更高的输
出阻抗。
图6示出一电流镜19，其具有多个输出端I—outl、 I—ou12、 I—out3，其中，每 一个输出端I—outl、 I—out2、 I—out3都具有一个自己的输出晶体管16、 56、 58，所 述输出晶体管16、 56、 58的导电通^h别与参考电势端子14连接，而戶腿输出 晶体管16、 56、 58的栅极端子分别连接在一共同的栅极节点18上。每一，出 晶体管16、 56、 58分别向一个电流输出端I—outl、 I—out2、 I—out3供给输出电流。
可理解的是，电流镜19也可以具有任意其它M的输出晶体管，以代替三个输出晶体管16、 56、 58。这种用作多输出电流源的、具有多铺出端Loutl、 I一out2、 I—ouG的CMOS电流镜19的所示构型基于图2所示的电流镜11。可S^军的是， 具有多个输出端的构型不仅會辦与电流镜11组合，而且也可以与其他电流镜10、 13、 15、 17以及其4也下面^l艘介绍的电流镜构型组合。
图7示出一 CMOS电流镜21 ，其具有附加的禁止il入端60，戶脱禁止输入 端60与一第一禁止晶体管62的栅极端子和一第二禁止晶体管64的栅极端子相连 接。在这里，第一禁止晶体管62的导MS各处在电流输A^1—in和参考电势端子 14之间，而第二禁止晶体管64的导电il^各处于共同的栅极节点18和参考电势端 子14之间。如果在禁止输入端60上施加一对禁止晶体管62和64加偏压的信号， 那么输入端I—in和戶脱共同的栅极节点18分别低,地与参考电势端子14连接， 由此快速关断电流镜21。
可SI率的是，禁止端子60连同戶腐两^^止晶体管62和64倉,与倒可一个
其它的在本专利申请中介绍的电流^ta合。
图8示出一CMOS电流镜23，其除了具有之前卵悉的由衰减晶体管30、 32、 34构成的衰减网络之外，还具有由附加的衰减晶体管30.1、 30.2、 30.3、 32.1、 32.2、 32.3、 34.1、 34.2、 34.3构成的其他的子衰减网络66、 68、 70。其他的子衰减网络 66、 68、 70中的樹可一个都具有一顿向共同的栅极节点18的连接路径72、 74、 76。 ^Hi接路径72、 74、 76具有一个可控制的P鹏。在图8的图示中，可控制 的P服分别是一个开关78、 80、 82，借助戶脱开^^接路径72、 74、 76會,被断 开。在这种情况下，可控制的P鹏會嫩数字式地分别在一个开关78、 80、 82闭合 时的低值和开关78、 80、 82断开时的理论上的无限大值之间转换或者说切换。
借助附加的衰减晶條30.1、 30.2、 30.3、 32.1、 32.2、 32.3、 34.1、 34.2、 34.3 和，幵关78、 80、 82能够改变衰减。越多的开关78、 80、 82闭合，上升时间 ,繊短，并且电流镜23具有更少的衰减。在开关78闭合时，所属的衰减晶体管
30.1、 32.1、 34.1就有效地与晶体管12、 16、 26并联连接。与此相反，在开关78 断开时，所属的衰减晶体管30.1、 32.1、 34.1就有效地与一个持久作用的衰减网络 的衰减晶体管30、 32、 34并f^i接。M于与开关80连接的衰减晶体管30.2、
32.2、 34.2，以及与开关82连接的衰减晶体管30.3、 32.3、 34.3也是类似的。可以 理解的是，附加地可开关的子衰减网络的数量不限于所示的三个附加的子衰减网 络，而是在原理上可以使用任意数量的子衰减网络。对于单个部分电路的离散式的接上或断开的替代方案是，单锦分电路的衰
减作用也可以无级调节。允许这样调节的一构型在图9中被作为CMOS电流镜25 示出。图9的构型具有一个附加的子衰减网络81，该子衰减网络经由一连接路径 83与共同的栅极节点18相连接，并且该子衰减网络具有衰减晶体管30.1、 32.1、 34.10连接路径83具有一 MOS晶体管84，该MOS晶体管84在其P鹏区域内工 作时为一可控的P鹏。低卩鹏的设定在其作用±^应于图8构型中的一开关闭合。 类tU也，高阻抗的设定定质地相当于图8构型中的一开关断开。与图8的构型不 同，可控第啲P鹏84在图9的技术方案下允许被繊地调节为中间值。
本发明是根据具有NMOS晶体管的构型来说明的。可以働 的是，在直流电 势相应匹配的情况下，本发明也可以借助PMOS晶体管来实现。此外，与图2所 示的衰减网络结合地说明了各种构型。然而可以理解的是，这些构型也可以借助 图3所示的衰减网络来实现。
权利要求
1. CMOS电流镜(10；11；13；15；17；19；21；23；25)，其包括一电流输入端(I_in)；一输入晶体管(12)，该输入晶体管(12)的导电通路处于所述电流输入端(I_in)和一参考电势端子(14)之间；一电流输出端(I_out)；一输出晶体管(16)，该输出晶体管(16)的导电通路与所述参考电势端子(14)连接并且该输出晶体管(16)向所述电流输出端(I_out)供给输出电流；一对于所述两个晶体管(12、16)共同的栅极节点(18)；以及一供电电势端子(20)，其特征在于所述电流镜(10；11；13；15；17；19；21；23；25)具有一第一另外的晶体管(22)，该第一另外的晶体管的导电通路处于所述供电电势端子(20)和所述栅极节点(18)之间，并且该第一另外的晶体管的栅极端子(24)连接至所述电流输入端(I_in)，并且所述电流镜还包括一第二另外的晶体管(26)，该第二另外的晶体管的导电通路处于所述栅极节点(18)和所述参考电势端子(14)之间，并且该第二另外的晶体管的栅极端子(28)连接至所述栅极节点(18)。
2. 根据权利要求l戶脱的CMOS电流镜(ll; 13; 15; 17; 19; 21; 23; 25), 其特征在于戶脱电^t镜(ll; 13; 15; 17; 19; 21; 23; 25)具有一由衰减晶体管(30、 32、 34; 42、 44)构成的衰减网络，该衰减网络被连接至阮述电流输入端(I_in) 和戶，参考电势端子(14)。
3. 根据权利要求2戶脱的CMOS电流镜(ll; 15; 17; 19; 21; 23; 25)，其 特征在于戶;f^减网路具有一第一衰减晶体管(30)、 一第1减晶体管(32) 和一第3减晶体管(34)，其中，所述第一衰减晶体管(30)的一导电1S各处于 戶脱电流输入端(I—in)和戶腐参考电势端子(14)之间，戶腿第二衰减晶体管(32) 的一导电鄉各处于戶，供电电势端子(20)和戶，第一衰减晶体管(32)的一栅 极端子(36)之间，戶脱第H^减晶体管(34)的一导电通路处于戶jM第一衰减 晶体管(30)的栅极端子(36)和戶脱参考电势端子(14)之间，戶腿第二衰减 晶体管(32)的一栅极端子(38)连接S^述电流输入端(I—in)，并且戶舰第三 衰减晶体管(34)的一栅极端子(40)连接至戶;M第一衰减晶体管(30)的栅极 端子(36)。
4. 根据权利要求2戶;M的CMOS电流镜(13)，其特征在于:戶，电流镜(13) 具有一衰减网络，该衰减网络具有一由两个晶体管二极管(42、 44)构成的串联电路，该串联电路位于戶脱电流输A^ (I—in)和戶脱参考电势端子(14)之间。
5. 根据前述权利要^tt一戶;M的CMOS电流镜(15; 17), ^#征在于所 述电流镜(15; 17)具有一输出端共栅-共阴晶体管(46)，该输出端共栅-共阴晶 体管(46)的导电 处于戶皿电流输出端(I—out, n—x—I—out)和戶脱输出晶体 管(16)的导电miE各之间。
6. 根据权利要求5戶腿的CMOS电流镜(15)，其特征在于戶腿输出端共 栅-共阴晶体管的栅极端子(48)被连接M0M电流输入瑞(IJn)。
7. 根据权利要求5戶腿的CMOS电流镜(17)，其特征在于戶脱电流镜(17) 具有一电流输入端以及一输入端共栅-共阴晶体管(54)，该电流输入端包括一主 电流输入端(I—in)和一辅助电流输入端(I_bias)，其中，所述输入端共栅-共阴 晶体管(54)的导电通路的一端(52)连接S^^主电流输入端(I—in)，并且所 述输入端共栅-共阴晶体管(54)的导电M5各的另一端(53)构^^M辅助电流输 入端(I—bias)，戶;M输入端共栅-共阴晶体管(50)和所述输出端共栅-共阴晶体管 (46)的栅极端子(54、 48)相互连接并且IM接至一共栅-共阴控制端子(V—case); 并且戶，第一另外的晶体管(22)的栅极端子(24)被连接S^述辅助电流输入 端Q一bias)c
8. 根据前述权利要fe—戶;M的CMOS电流镜(19)，其特征在于戶，电 流镜(19)具有多，出晶体管(16、 56、 58)，所述多，出晶体管(16、 56、 58)的导电M^各被连接至戶，参考电势端子(14)，并^a^M多，出晶体管(16、 56、 58)分别向一个电流输出端(16)供给输出电流，并J/腐多错出晶体管 (16、 56、 58)的栅极端子被连接至戶;M共同的栅极节点(18)。
9. 根据前述权利要^一戶腿的CMOS电流镜(21),，征在于戶腐电 流镜(21)具有一禁止输入端(60)，该禁止输入端与至少一个禁止晶体管(62; 64)的一栅极端子相连接，其中，戶脱禁止晶体管(62、 64)的导电通路处于所 述电流输入端(1—in)和戶脱参考电势端子之间，或者处于戶脱共同的栅极节点(18)和戶;M参考电势端子之间。
10. 根据权利要求9臓的CMOS电流镜(21 )，其特征在于:臓电流镜(21) 具有一禁止输入端(60)，该禁止输A^与一第一禁止晶体管(62)的栅极端子和 一第二禁止晶体管(64)的栅极端子相连接，其中，戶脱第一禁止晶体管(62) 的导％ 处于戶脱电流输入端(I—in)和戶脱参考电势端子之间，并1^脱第二禁止晶体管(64)的一导电通路处于戶;M共同的栅极节点(18)和所述参考电势端子之间。
11. 根据前述权利要fe—戶脱的CMOS电流镜(23; 25)，辦征在于所 述电流镜(23; 25)具有至少一付衰减网络(66、 68、 70; 81)，该至少一付 衰减网络具有通向所述共同的栅极节点(18)的连接路径(72、 74、 76; 83)，其 中，fi^接路径(72、 74、 76; 83)具有一可控制的P鹏(78、 80、 82; 84)。
12. 根据权利要求11戶脱的CMOS电流镜(23; 25)，，征在于戶脱电 流镜(23; 25)具有多^hT衰减网络(66、 68、 70; 81),戶M多个子衰减网络分 别具有一个通向戶欣共同的栅极节点(18)的连接路径(72、 74、 76; 83)，其中， 舰每愧接路径(72、 74、 76; 83)具有一可控制的鹏(78、 80、 82; 84)。
13. 根据权利要求11或12戶做的CMOS电流镜(23)， ^f寺征在于戶;f^可 控制的P鹏被作为开关(78、 80、 82)实现。
14. 根据权利要求11戶腿的CMOS电流镜(25)， ^#征在于戶腿可控制 的阻抗被作为在阻抗区域内工作的MOS晶体管(84)实现。
全文摘要
本发明涉及一种CMOS电流镜(10)，其包括一电流输入端(I_in)；一输入晶体管(12)，该输入晶体管(12)的导电通路处于所述电流输入端(I_in)和一参考电势端子(14)之间；一电流输出端(I_out)；一输出晶体管(16)，该输出晶体管(16)的导通路径与所述参考电势端子(14)连接并且该输出晶体管(16)向所述电流输出端(I_out)供给输出电流；一对于所述两个晶体管(12、16)共同的栅极节点(18)；以及一供电电势端子(20)。所述电流镜(10)的特征在于，所述电流镜具有一第一另外的晶体管(22)，该第一另外的晶体管的导电通路处于所述供电电势端子(20)和所述栅极节点(18)之间，并且该第一另外的晶体管的栅极端子(24)连接至所述电流输入端(I_in)，并且所述电流镜还具有一第二另外的晶体管(26)，该第二另外的晶体管的导电通路处于所述参考电势端子(14)和所述栅极节点(18)之间，并且该第二另外的晶体管的栅极端子(28)连接至所述栅极节点(18)。
文档编号G05F3/08GK101454739SQ200780014451
公开日2009年6月10日 申请日期2007年2月15日 优先权日2006年4月7日
发明者P·科尔布, U·卡特豪斯 申请人:Atmel德国有限公司