稳压器的制造方法
【专利摘要】本发明的实施方式提供了一种稳压器，包括：源跟随器，包括串联在高压输入电源和地之间的第一电阻、高压隔离开关和低压PMOS晶体管，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；误差放大器，其反相输入端连接至一基准电压源，其输出端耦合到所述低压PMOS晶体管的栅极；功率PMOS晶体管，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻和第三电阻之间的连接点耦合到所述误差放大器的同相输入端。该稳压器可以使用低压运算放大器而使成本降低，并且使用电阻产生偏置电流从而便于设计。
【专利说明】稳压器
【技术领域】
[0001]本发明的各实施方式涉及低压差稳压器领域，更具体地涉及用于高压的线性稳压器，尤其是用于集成电路的高压线性稳压器。
【背景技术】
[0002]低压差线性稳压器(LDO,Low Dropout Regulator)具有输出噪声小、结构简单、低功耗以及小封装尺寸等突出优点，已成为电源管理应用中的重要电路。其在集成电路尤其是芯片中广为应用。
[0003]现有的低压差线性稳压器往往使用误差放大器直接对电压调整管进行反馈控制，以补偿稳压器输出端的电压随负载变化而产生的波动。这对于低压输入电源而言通常是有效、经济并且安全的。这里的低压通常指5V以下，这对于电压调整管和误差放大器的额定工作电压的要求较低，这也意味着误差放大器的成本较低。然而，对于相对高压的应用环境，例如12V以上，若仍采用该误差放大器直接控制电压调整管，则该误差放大器将工作在相对高压的状态下。这要求误差放大器具有比低压环境下工作高得多的额定工作电压，这进而意味着该误差放大器的成本将大大增加，因为误差放大器的成本是随着额定工作电压的增加而显著增加的。这显然不利于低压差线性稳压器在相对高压环境的广泛应用。
[0004]另外，现有的线性稳压器中通常在偏置电路中使用MOS管来产生偏置电流。由于MOS管的阻值受到流经的偏置电流的变化的影响而变化，因而偏置电路中的极点位置也会随着偏置电流的变化而变化。这对于稳压器中的补偿电路的设计是非常不利的。
【发明内容】
[0005]鉴于上述原因，本发明提供一种稳压器，其用于解决上述现有的低压稳压器中所存在的问题的至少一部分。
[0006]根据本发明的一个方面，提供一种稳压器，包括:
[0007]源跟随器，包括串联在高压输入电源和地之间的第一电阻、高压隔离开关和低压PMOS晶体管，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；
[0008]误差放大器，其反相输入端连接至一基准电压源，其输出端耦合到所述低压PMOS晶体管的栅极；
[0009]功率PMOS晶体管，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻和第三电阻之间的连接点耦合到所述误差放大器的同相输入端。
[0010]根据本发明的另一方面，所述高压隔离开关包括一个高压NMOS晶体管，其漏极作为所述高压隔离开关的第一端，其源极作为所述高压隔离开关的第二端。
[0011]根据本发明的另一方面，所述误差放大器的电源端和所述高压NMOS晶体管的栅极通过一降压电路耦合到所述输入电源。
[0012]根据本发明的另一方面，所述降压电路包括:第四电阻，其一端耦合到所述高压输入电源，另一端耦合到一齐纳二极管的阴极；一NM0S电压调整管，该NMOS电压调整管的漏极耦合到所述输入电源，该NMOS电压调整管的栅极耦合到所述齐纳二极管的阴极，该NMOS电压调整管的源极作为该降压电路的输出端，并耦合到一偏置电阻；以及一滤波电容并联到该偏置电阻的两端。
[0013]根据本发明的另一方面，在所述稳压器的输出端和所述误差放大器的输出端之间率禹合有一补偿电容。
[0014]根据本发明的另一方面，在所述稳压器的输出端和接地之间耦合有一输出电容。
[0015]根据本发明的另一方面，所述高压输入电源的电压大于或等于12V。
[0016]根据本发明的另一方面，所述误差放大器EA的工作电压小于或等于5V。
[0017]根据本发明的另一方面，提供一种集成电路，其包括根据本发明所述的稳压器。
[0018]通过设置高压隔离开关，可以将运算放大器的低工作电压与输入高压源相隔离，从而可以使用低压运算放大器来驱动用于高压电源的稳压器，使得运算放大器乃至整个稳压器的成本显著降低。通过采用第一电阻产生偏置电流，使得该第一电阻下游的极点位置变化范围较小，从而便于稳压器电路中各电学参数的设计，使得整个稳压器的设计变得容易。
【专利附图】
【附图说明】
[0019]当结合附图阅读下文对示范性实施方式的详细描述时，这些以及其他目的、特征和优点将变得显而易见，在附图中:
[0020]图1是根据本发明优选实施例的稳压器的电路图；
[0021]图2是根据本发明优选实施例的降压电路的电路图。
【具体实施方式】
[0022]现在将仅通过示例性方式来详细地描述本发明的各种实施方式。
[0023]图1是根据本发明优选实施例的一稳压器的电路图。该稳压器包括一源跟随器，包括串联在闻压输入电源Vinjligh和地之间的第一电阻％、闻压隔尚开关Hv_nmos和低压PMOS晶体管Lv_pmoS。其中所述第一电阻R1的第一端接所述高压输入电源Vin high而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管Lv_pmos的源极。
[0024]该稳压器还包括误差放大器EA，其反相输入端连接至一基准电压源Vief,其输出端耦合到所述低压PMOS晶体管的栅极。
[0025]该稳压器还包括功率PMOS晶体管Power_pmos,其源极稱合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端Vwt，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻R2和第三电阻R3之间的连接点耦合到所述误差放大器的同相输入端。该第二电阻和第三电阻构成反馈电路并将第三电阻两端的电压反馈到误差放大器的同相输入端。
[0026]该稳压器的高压输入端Vin high连接高压直流电源为该稳压器提供输入电压。这里所指的高压通常相对于例如5V及以下的低压而言，通常指12V及以上的电压。对于集成电路而言，12V及以上的电压是常见的电源电压。
[0027]优选地,所述高压隔离开关包括一个高压NMOS晶体管Hv_nmos,其漏极作为所述高压隔离开关的第一端，其源极作为所述高压隔离开关的第二端。
[0028]该高压NMOS晶体管Hv_nmoS的栅极和该误差放大器EA的电源端连接到一低压输入源Vin>。该低压输入源Vin>用于为该误差放大器提供工作电压，并为该高压NMOS晶体管Hv_nmoS提供栅极的相对低的电压。该低压输入源Vin lw优选为5V。
[0029]用于该误差放大器EA的反相端的该参考电压源Vref优选为一与温度无关的电压源，即带隙基准源，且其优选为1.25V。
[0030]在工作时，在所述高压输入端Vin high输入例如12V的高电压，并在输出端Vtjut和地电位之间连接负载IlMd。当由于负载的变化导致第三电阻R3两端的电压差VFB(即反馈到误差放大器的同相端的反馈电压VFB)不等于参考电压Vref时，闭合环路会通过误差放大器EA将反馈电压VFB调整至与该参考电压VMf相等。
[0031]当误差放大器EA的输出端输出与反馈电压信号VBF的变化同相的变化信号时，低压PMOS晶体管Lv_pmos的源栅极电压差将同相变化，而高压NMOS晶体管Hv_nmos作为开关元件，其两端相位是相同的，因此与连接到该高压NMOS晶体管第一端的功率PMOS晶体管Power_pmos的栅极的相位也是相同的。可见，该第一电阻R1、高压隔离开关Hv_nmos和低压PMOS晶体管Lv_pmoS组成的源跟随器使得功率PMOS晶体管P0Wer_pm0S的栅极的电压跟随误差放大器输出端的电压变化而同相变化。而功率PMOS晶体管P0Wer_pm0S的栅极和漏极之间的相位将反相变化，从而使得R3上的电压产生反相的变化。因此，在误差放大器和反馈信号VFB组成的负反馈电路的作用下，R3两端的电压差将稳定在参考电压Vref上。此
时，电路输出端Vwt的电压将稳定为L。通过选择适当的第二电阻民和第三电
阻R3的阻值比以及参考电压VMf，可以获得所期望的输出电压。
[0032]在工作中，由于高压隔离开关Hv_nmoS的栅极接在低压源上，而只有当栅极电压高于源极电压时，该高压隔离开关Hv_nmos才导通。因此工作中该高压隔离开关Hv_nmos的源极的电压将始终低于其栅极的低压源的电压，从而将源极的电压与其漏极所处的相对高压隔离。因此，低压PMOS晶体管Lv_pmoS和误差放大器EA将工作在比该低压源更低的电压下。这因而极大的节省了误差放大器的成本，因为误差放大器的成本随着其工作电压的上升而显著地增加。
[0033]由于采用了第一电阻R1来产生偏置电流I_driVe，而第一电阻R1的阻值是固定的，其不会随着偏置电流I_drive的变化而变化，因而相对于采用具有MOS管的比例电路或镜像电路来产生偏置电流来说，该第一电阻R1的第二端(即功率PMOS晶体管P0Wer_pm0S的栅极)的极点n3的变化范围更小。而且，由于第一电阻R1的阻值是固定的，因而随着负载的变化，偏置电流I_drive的变化也更小，由此该高压隔离开关Hv_nmoS和低压PMOS晶体管Lv_pmoS的小信号行为也更好。而且，由于偏置电流I_driVe的变化变小，误差放大器的工作点也更容易找到。上述优点对于在设计该稳压器时选择各电子元件的参数值更为有利，因为基于极点位置和电流值计算设计的其他的电路参数不会反过来对该极点位置和电流值带来大的影响，从而避免强的相互影响而对参数的优化带来困难。[0034]优选地，在所述误差放大器EA的输出端和所述稳压器电路的输出端Vwt之间耦合有一补偿电容C。，以用于对该稳压器的输出端进行米勒补偿,从而使输出端Vtjut的输出电压稳定。
[0035]优选地，在稳压器的负载两端并联一输出电容ClMd，以当负载突然需要大电流时，对负载进行快速补偿，以弥补负反馈补偿电路的响应较慢的缺陷。
[0036]在应用中，通常系统只提供一个相对高压的电压源，例如为12V。为了向误差放大器的电源端和高压隔离开关Hv_nmoS的栅极提供低压源，优选地，通过一降压电路将所述高压输入端Vin high的相对高压进行降压后提供给误差放大器的电源端和高压隔离开关Hv_nmos的栅极。
[0037]图2示出了根据本发明优选实施例的降压电路的电路图。在图2中，所述高压输入端Vinjligh作为该降压电路的输入端，并为该电路提供高电压。一第四电阻R4 —端耦合到所述高压输入端Vin high，另一端耦合到一齐纳二极管Z1的阴极。一 NMOS电压调整管PoWer_nmos的漏极耦合到所述高压输入端Vin high，该NMOS电压调整管的栅极耦合到所述齐纳二极管的阴极，该NMOS电压调整管的源极作为该降压电路的输出端ν_—?Μ(即稳压器的低压输入端Vin—1(J，并耦合到一偏置电阻Rb。一滤波电容Cf并联到该偏置电阻的两端。齐纳二极管的阳极、偏置电阻Rb的另一端和滤波电容Cf的另一端接地。
[0038]在工作时，齐纳二极管Z1将NMOS电压调整管Power_nmos的栅极电压钳位在低电压，从而该NMOS电压调整管Power_nmos的源极的电压将位于比该栅极的低电压更低的期望电压上，从而从Vrat lw端(即稳压器的低压输入端Vin ltJ向误差放大器和高压隔离开关Hv_nmos的栅极提供低压源。
[0039]本领域技 术人员应当了解，也可以使用其他任何可能的用于降低电压的电路，来对系统提供的高压进行降压，将该降低后的电压作为低压源提供给稳压器的误差放大器的电源端和高压隔离开关Hv_nmoS的栅极。也可以使用独立于该高压输入的单独的低压电源，例如电池等向误差放大器的电源端和高压隔离开关Hv_nmoS的栅极提供低电压。
[0040]所述稳压器可以用于集成电路中，为各负载提供相对稳定的电压源。该稳压器尤其适用仅具有单一高压电源(例如12V以上)的集成电路环境中，用于为该集成电路中的需要低压(例如低于12V)的负载提供稳定的低压电源，该稳压器提供的电压随负载变化而产生的变化小，并且由于采用场效应晶体管，该稳压器产生的压差小，因而可以提供较接近输入电压的输出电压。
[0041]已经出于示出和描述的目的给出了本发明的说明书，但是其并不意在是穷举的或者限制于所公开形式的发明。本领域技术人员可以想到很多修改和变体。本领域技术人员应当理解，本发明实施方式中的方法和装置可以以软件、硬件、固件或其组合实现。
[0042]因此，实施方式是为了更好地说明本发明的原理、实际应用以及使本领域技术人员中的其他人员能够理解以下内容而选择和描述的，即，在不脱离本发明精神的前提下，做出的所有修改和替换都将落入所附权利要求定义的本发明保护范围内。
【权利要求】
1.一种稳压器,包括: 源跟随器，包括串联在高压输入电源(Vinhigh)和地之间的第一电阻(R1)、高压隔离开关(Hv_nmos)和低压PMOS晶体管(Lv_pm0S)，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极； 误差放大器(EA)，其反相输入端连接至一基准电压源(VMf)，其输出端耦合到所述低压PMOS晶体管的栅极； 功率PMOS晶体管(P0Wer_pm0S)，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端(Vrat)，并且经过串联的第二电阻(R2)和第三电阻(R3)接地， 其中所述第二电阻(R2)和第三电阻(R3)之间的连接点耦合到所述误差放大器的同相输入端。
2.根据权利要求1所述的稳压器，其中所述高压隔离开关包括一个高压NMOS晶体管(Hv_nmoS)，其漏极作为所述高压隔离开关的第一端，其源极作为所述高压隔离开关的第二端。
3.根据权利要求2所述的稳压器，其中所述误差放大器的电源端和所述高压NMOS晶体管的栅极通过一降压电路耦合到所述输入电源。
4.根据权利要求3所述的稳压器，其中，所述降压电路包括: 第四电阻(R4),其一端耦合到所述高压输入电源，另一端耦合到一齐纳二极管(Z1)的阴极； 一 NMOS电压调整管(Power_nmos)，该NMOS电压调整管的漏极耦合到所述高压输入电源，该NMOS电压调整管的栅极耦合到所述齐纳二极管的阴极，该NMOS电压调整管的源极作为该降压电路的输出端，并耦合到一偏置电阻(Rb); 以及一滤波电容(Cf)并联到该偏置电阻的两端。
5.根据权利要求1或2所述的稳压器，其中，在所述稳压器的输出端(Vwt)和所述误差放大器的输出端之间耦合有一补偿电容(C。)。
6.根据权利要求1或2所述的稳压器，其中，在所述稳压器的输出端(Vwt)和接地之间率禹合有一输出电容(Clrad)。
7.根据权利要求1或2所述的稳压器，其中，所述高压输入电源(Vinhigh)的电压大于或等于12V。
8.根据权利要求1或2所述的稳压器，其中，所述误差放大器(EA)的工作电压小于或等于5V。
9.一种集成电路，包括如权利要求1-8中任一项所述的稳压器。
【文档编号】G05F1/56GK103853222SQ201210528551
【公开日】2014年6月11日 申请日期:2012年12月5日 优先权日:2012年12月5日
【发明者】周立波 申请人:艾尔瓦特集成电路科技（天津）有限公司