基准电压发生器和相应的集成电路的制作方法
【专利摘要】本发明提供了一种基准电压发生器和相应的集成电路。该基准电压发生器包括：电流镜，连接在输入电压与地之间，包括源电流支路和镜像电流支路；电阻性元件，串联连接在该源电流支路中；以及稳压元件，串联连接在该镜像电流支路中，其中该镜像电流支路中产生的镜像电流可操作以满足该稳压元件的工作电流要求，该稳压元件的一端作为基准电压输出端。本发明的实施方式，对于具有较大变化范围的输入电压的应用，提供了更小变化范围的电流以及更低的功率消耗，从而有助于高电压低功耗集成电路的运作，尤其是在待机时需要较小电流的应用中具有优势。
【专利说明】基准电压发生器和相应的集成电路
【技术领域】
[0001]本发明的各实施方式总体上涉及互补金属氧化物半导体(CMOS)高电压低功耗集成电路，并且更具体地涉及用于高电压低功耗集成电路的基准电压发生器和相应的集成电路。
【背景技术】
[0002]基准电压发生器是用于在高电压集成电路中生成粗略基准电压的基本块。如图1中所示，传统的基准电压发生器的结构是用齐纳管(zener)与限流电阻器(Rlim)进行串联，从而产生基准电压(VZ)，其中电源电压(VDDH)为输入电压。
[0003]然而，在图1中所示的基准电压发生器中，当输入电压增加时非常难以实现低功耗。而且当输入电压发生变化时，基准电压发生器中的电流会在巨大范围内变化，其中输入电压的变化范围越大，电流的变化范围也会越大。
[0004]根据齐纳管的特性，其电流需要大于其最小击穿电流(Imin)，才能保证其输出稳定的基准电压。参照图1所示，可以得到以下公式:
[0005]Imin= (VDDHmin-VZ)/Rlim ;以及
[0006]Imax= (VDDHmax-VZ) /Rl im0
[0007]其中Imin如上所述为基准电压发生器中需要满足的最小击穿电流，Imax是基准电压发生器中的最大电流，VDDHmin是基准电压发生器的最小输入电压，VDDHmax是基准电压发生器的最大输入电压，VZ是基准电压发生器所实现的基准电压，Rlim是限流电阻器的电阻。
[0008]以输入电压在7V至18V之间变化、需要实现的VZ为6V并且Imin为10 μ A为例，通过上述公式可以计算出，需要在图1中的基准电压发生器中使用的Rlim为IOOkQ，因而Imax为120μ Α。由此可知，图1中的基准电压发生器中最大电流Imax与最小击穿电流Imin的比例为120μΑ/10μΑ = 1200%，即其中最大电流Imax是最小击穿电流Imin的12倍。上述输入电压在7V至18V之间仅为举例，目前的高压工艺可以使得输入电压高达100V，从而使得基准电压发生器中的最大电流Imax与最小击穿电流Imin的比例可能远大于上述12倍，从而对高电压低功耗集成电路的正常使用造成严重的不良影响。
[0009]由此可知，传统的基准电压发生器存在当输入电压变化大时基准电压发生器中的电流变化范围过大的缺点。
【发明内容】
[0010]本发明的示例性实施方式涉及用于高电压低功耗集成电路的基准电压发生器。
[0011]在本发明的一个实施方式中，提供了一种基准电压发生器，包括:电流镜，连接在输入电压与地之间，包括源电流支路和镜像电流支路；电阻性元件，串联连接在该源电流支路中；以及稳压元件，串联连接在该镜像电流支路中，其中该镜像电流支路中产生的镜像电流可操作以满足该稳压元件的工作电流要求，该稳压元件的一端作为基准电压输出端。[0012]在一个实施方式中，电流镜包括连接在该源电流支路中的第一晶体管和连接在该镜像电流支路中的第二晶体管。
[0013]在一个实施方式中，该第一晶体管和该第二晶体管均是PMOS管，第一 PMOS管的源极和第二 PMOS管的源极连接到该输入电压，该第一 PMOS管的栅极和该第二 PMOS管的栅极连接在一起，该第一 PMOS管的栅极和漏极相连接，该电阻性元件的一端连接到该第一 PMOS管的漏极并且该电阻性元件的另一端接地，该稳压元件的一端连接到该第二 PMOS管的漏极并且该稳压元件的另一端接地。
[0014]在一个实施方式中，该第二 PMOS管的宽度是该第一 PMOS管的宽度的I至10倍。
[0015]在一个实施方式中，该电阻性元件包括一个电阻或一个NMOS管。
[0016]在一个实施方式中，该稳压元件包括一个齐纳管或者一个二极管。
[0017]在一个实施方式中，该基准电压发生器还包括一个放大电路，该放大电路的一个输入端与该稳压兀件的该一端连接，该放大电路的输出端作为该基准电压输出端。
[0018]在一个实施方式中，该输入电压是7V至100V中的任一预定值。
[0019]在一个实施方式中，还提供了 一种集成电路，它包括根据前述的基准电压发生器。
[0020]本发明的实施方式具有以下优点，即本发明的实施方式提供了用于高电压低功耗集成电路的低功耗基准电压发生器，对于具有较大变化范围的输入电压的应用提供了更小变化范围的电流以及更低的功率消耗，从而有助于高电压低功耗集成电路的运作，尤其是在待机时需要较小电流的应用中具有优势。
【专利附图】
【附图说明】
[0021]结合附图并参考以下详细说明，本发明各实施方式的特征、优点及其他方面将变得更加明显，在此以示例性而非限制性的方式示出了本发明的若干实施方式。在附图中:
[0022]图1为根据现有技术的传统的基准电压发生器的电路图；以及
[0023]图2为根据本发明的示例性实施方式的用于高电压低功耗集成电路的基准电压发生器的电路图。
【具体实施方式】
[0024]以下参考附图详细描述本发明的各个示例性实施方式。应当注意，根据以下描述可以容易地认识到在此公开的结构和方法的备选实施方式并将它们用作在不背离本发明的原理和精神的前提下可以使用的可行实施方式。
[0025]应当理解，给出这些示例性实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。
[0026]参照图2，其为根据本发明的示例性实施方式的用于高电压低功耗集成电路的基准电压发生器的电路图。
[0027]如图2中所示，根据本发明的基准电压发生器包括相互并联在输入电压(VDDH)与接地之间的左右两个支路。其中，左支路中为串联的P沟道金属氧化物半导体(PMOS)管与限流电阻器(Rlim)，右支路中为串联的P沟道金属氧化物半导体(PMOS)管与齐纳管(zener)。其中，左右两个支路中的PMOS管的栅极连接在一起，左右两个支路中的PMOS管的源极均连接到输入电压，左支路中的PMOS管的栅极与漏极连接。由于左右两个支路中的PMOS管的栅极与栅极、源极与源极连接在一起，因此它们的栅源电压(VGS)相等。因为PMOS管导通时的电流主要取决于PMOS管的尺寸以及VGS，因此按照上述元件布置的两个PMOS管形成电流镜，其中左支路中使用PMOS管产生电流，而右支路则将所产生的电流镜像之后灌入右支路的齐纳管中。其中，当左右两个PMOS管的尺寸为1:1时，在左支路中产生电流后，会在右支路中产生相同的镜像电流；当左右两个PMOS管的尺寸为1: N时，在左支路中产生电流后，会在右支路中产生N倍的镜像电流。
[0028]在本发明的示例性实施方式中，以左右两个PMOS管尺寸相等为例进行示例性说明。
[0029]根据PMOS管的性质，必须在施加到PMOS管上的电压达到阈值电压(开始电压)时，PMOS管才能开始正常工作，因此在图2中的基准电压发生器中，如果左支路中的PMOS管的阈值电压是VT，则可以得到以下公式:
[0030]Imax/Imin = (VDDHmax-VT)/(VDDHmin-VT)。
[0031]其中，Imin为基准电压发生器中需要为齐纳管(Zener)满足的最小击穿电流，Imax是基准电压发生器中每个支路中的最大电流，VDDHmin是基准电压发生器的最小输入电压，VDDHmax是基准电压发生器的最大输入电压，VT如上所述是左支路中的PMOS管的阈值电压。
[0032]以输入电压在7V至18V之间变化、VT为IV并且Imin为10 μ A为例，通过上述公式可以计算出，需要在图1中的基准电压发生器中使用的Rlim为600k，因而Imax为28.3 μ Α。由此可知，图1中的基准电压发生器中每个支路中的最大电流Imax与最小击穿电流Imin的比例也即总最大电流与总最小电流的比例为28.3μ A/ΙΟμ A = 283%，即其中最大电流Imax是最小击穿电流Imin的2.83倍。对比在【背景技术】中的描述可知,在输入电压的变化范围一致的情况下，根据本发明的示例性实施方式的基准电压发生器中的最大电流Imax与最小击穿电流Imin的比例远小于传统的基准电压发生器中的最大电流Imax与最小击穿电流Imin的比例，并且根据本发明的示例性实施方式的基准电压发生器中的最大电流(28.3 μ AX 2 = 56.6 μ Α)也远小于传统的基准电压发生器中的最大电流(120 μ Α)，因此根据本发明的示例性实施方式的基准电压发生器在输入电压具有较大变化范围时功率消耗更低。
[0033]如前所述，由于可以将根据本发明的示例性实施方式的基准电压发生器中的电流镜中的PMOS管设计为大小成比例，因此可以通过将左支路中PMOS管设计为比右支路的PMOS管小从而使得在能够满足右支路中的齐纳管的最小击穿电流的如提下使左支路中的电流减小，从而可以使整个基准电压发生器中的总电流以及总功耗更小。
[0034]应当注意，尽管可以通过调整根据本发明的示例性实施方式的基准电压发生器中的电流镜中的两个PMOS管的大小，但两个PMOS管大小的比例需要根据实际情况来确定，其中尤其需要考虑基准电压发生器的设计成本和漏电可能造成的影响。因为如果将两个PMOS管大小的比例设计得过大，则会导致一个PMOS管所占据的面积过大，从而导致集成电路总成本的提高。同时，当由于两个PMOS管大小的比例被设计得过大而造成其中一个PMOS管的电流过小时，该电流有可能被漏电所淹没，从而导致基准电压发生器无法正常运作。根据对设计成本和漏电可能造成的影响所进行的评估，优选地两个PMOS管大小的比例通常不超过10倍。[0035]可以对由根据本发明的示例性实施方式的基准电压发生器产生的基准电压(VZ)进行各种处理以使其可以用于多种目的。例如，由于所产生的基准电压并没有电流驱动能力而仅仅是一个电压，因此可以为其增加电流驱动能力，从而使得可以利用基准电压驱动其他元件和/或电路。其中，被增加了电流驱动能力的基准电压可以充当电源使用。
[0036]应当理解，在根据本发明的示例性实施方式中采用由两个PMOS管实现的电流镜以实现本发明的技术效果，但能够适用于本发明的电流镜并不仅限于由两个PMOS管来实现，而是可以具有更复杂的结构。即，只要是能够实现通过在一个支路中的电流而在另一支路中产生镜像电流的电流镜结构都可以用于本发明。
[0037]应当理解，尽管在上述实施方式中使用齐纳管来实现根据本发明的示例性实施方式的基准电压发生器，但是也可以通过使用诸如普通二极管之类的其他稳压元件(器件)来实现基准电压发生器，因为它们也具有可以满足基准电压发生器要求的稳定性。概括而言，在本发明的各种示例性实施例中，使用稳压元件将变化范围可能很大的电流变换成稳定的电压，从而产生稳定的基准电压。
[0038]不过，相对于普通二极管而言，在基准电压发生器中使用齐纳管的好处在于无论对齐纳管施加多么大的电流，只要该电流达到齐纳管的最小击穿电流(Imin)，则所产生的基准电压更加稳定，这是因为齐纳管与普通二极管的稳定性曲线斜率不同。同时，分别使用齐纳管和普通二极管的基准电压发生器所产生的基准电压的大小也会存在差异。举例来说，当电流变大10倍时，使用齐纳管的基准电压发生器所产生的基准电压可能从6V变为
6.1V，而使用普通二极管的基准电压发生器所产生的基准电压可能从0.7V变为0.8V。其中，虽然由使用普通二极管的基准电压发生器所产生的0.7V的基准电压作为基准来说可能稍低，但是可以对其进行放大，从而实现与使用齐纳管的基准电压发生器类似的效果。
[0039]应当理解，在根据本发明的示例性实施方式中使用限流电阻器Rlim仅为示例。在根据本发明的示例性实施方式的基准电压发生器中仅需要使用能够起到类似于电阻器作用、将电压转换成电流的电阻性元件(电阻性负载)即可，而并不需要将其限定为电阻器。例如，可以使用N沟道金属氧化物半导体(NMOS)管作为电阻性元件代替限流电阻器Rlim。
[0040]从上述描述应当理解，在不脱离本发明真实精神的情况下，可以对本发明各实施方式进行修改和变更，例如，改为使用普通二极管作为稳压元件或者使用NMOS管作为电阻性元件；可以采用普通晶体管而不是MOS管来实现电流镜(但是，采用MOS管实现的电流镜功耗较小)。本说明书中的描述仅仅是用于说明性的，而不应被认为是限制性的。
[0041]虽然已经参考若干【具体实施方式】描述了本发明，但是应该理解，本发明并不限于所公开的【具体实施方式】。本发明旨在涵盖在所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。
【权利要求】
1.一种基准电压发生器，包括: 电流镜，连接在输入电压与地之间，包括源电流支路和镜像电流支路； 电阻性元件，串联连接在所述源电流支路中；以及 稳压元件，串联连接在所述镜像电流支路中，其中所述镜像电流支路中产生的镜像电流可操作以满足所述稳压元件的工作电流要求，所述稳压元件的一端作为基准电压输出端。
2.根据权利要求1所述的基准电压发生器，其中所述电流镜包括连接在所述源电流支路中的第一晶体管和连接在所述镜像电流支路中的第二晶体管。
3.根据权利要求2所述的基准电压发生器，其中所述第一晶体管和所述第二晶体管均是PMOS管，第一 PMOS管的源极和第二 PMOS管的源极连接到所述输入电压，所述第一 PMOS管的栅极和所述第二 PMOS管的栅极连接在一起，所述第一 PMOS管的栅极和漏极相连接，所述电阻性元件的一端连接到所述第一 PMOS管的漏极并且所述电阻性元件的另一端接地，所述稳压元件的一端连接到所述第二 PMOS管的漏极并且所述稳压元件的另一端接地。
4.根据权利要求2或3所述的基准电压发生器，其中所述第二PMOS管的宽度是所述第一 PMOS管的宽度的I至10倍。
5.根据权利要求1至3中任一项所述的基准电压发生器，其中所述电阻性元件包括一个电阻或一个NMOS管。
6.根据权利要求1至3中任一项所述的基准电压发生器，其中所述稳压元件包括一个齐纳管或者一个二极管。
7.根据权利要求1至3中任一项所述的基准电压发生器，还包括一个放大电路，所述放大电路的一个输入端与所述稳压元件的所述一端连接，所述放大电路的输出端作为所述基准电压输出端。
8.根据权利要求7所述的集成电路，其中所述输入电压是7V至100V中的任一预定值。
9.一种集成电路，包括根据权利要求1至8中任一项所述的基准电压发生器。
【文档编号】G05F3/26GK103853229SQ201210527535
【公开日】2014年6月11日 申请日期:2012年12月5日 优先权日:2012年12月5日
【发明者】宋振宇, 孙俊岳 申请人:艾尔瓦特集成电路科技（天津）有限公司