技术总结
本发明公开了一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路、电源电路和千兆PHY电路，主处理器将TT数据、RC数据、BE数据输入FPGA电路；FPGA电路按照优先级对TT、RC、BE进行协议处理，在同步时钟计时到TT时间片的起始时刻点时读取TT帧调度发送；在同步时钟计时到RT时间片时读取RC帧、BE帧调度发送；所述千兆PHY电路用于实现了物理层功能。本发明实现了具有故障容忍的网络时钟同步基础上建立的时间触发传输机制，可在一定程度上提高数据通信的时间确定性、实时性、可靠性和安全性，同时支持事件类型消息传输，满足不同实时性要求等级的应用场合。
技术研发人员：罗泽雄
受保护的技术使用者：中国航空无线电电子研究所
文档号码：201611105529
技术研发日：2016.12.05
技术公布日：2017.05.31