一种基于FPGA的低功耗SRAM字线电压实现电路及方法与流程

本发明涉及一种基于FPGA的低功耗SRAM 字线电压实现电路及方法，属于静态随机存储器的技术领域。

背景技术：

SRAM(Static Randon Acess Memory)，即静态随机存取存储器，是一种具有静态存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

在FPGA存储阵列中，六管结构的SRAM最为常见，如图1所示。SRAM的工作通常分为三部分：保持数据，读数据和写数据。读数据时，先把字线电压充到高电平，使门管导通，然后数据结点向位线充/放电，灵敏放大器识别出两根位线的电压差将电平放大成合格的高低电平，即数据读出。写数据时，先根据要写的数据将某一根位线预充至高电平，另一根放电到低电平，然后字线为高，门管导通，位线向数据节点充/放电。

常见的字线电压通常为电源电压，而且读/写数据时，使门管导通的字线电压也相同，同为电源电压，而位线的高电平电压也通常为电源电压，因此字线和位线电压相同，在某些情况下不利于SRAM的写操作。在读操作时，也会浪费一定的功耗，尤其对于大规模的SRAM阵列。

技术实现要素：

本发明所要解决的技术问题在于克服现有技术的不足，提供一种基于FPGA的低功耗SRAM 字线电压实现电路及方法，解决字线和位线电压相同，在某些情况下不利于SRAM的写和读操作，不能保证读取正确性，无法降低整体芯片的功耗的问题。

本发明具体采用以下技术方案解决上述技术问题：

一种基于FPGA的低功耗SRAM 字线电压实现电路，包括：

带隙基准电路，用于提供基准电压；

控制电路，用于生成控制信号及复位信号；

读/写译码电路，用于根据控制电路的控制信号选择获得电路所处状态，所述电路所处状态包括清零状态、写状态和读状态；并根据选择的电路所处状态生成分压选择信号；

字线电压产生电路，用于根据接收的分压选择信号，将所述基准电压作为参考电压进行分压，得到电路所处状态下的字线电压值；

地址译码电路，用于根据控制电路的控制信号对待配置SRAM的地址进行译码，获得译码输出信号；

地址输出电路，用于接收控制电路的复位信号，及在接收的地址译码电路的译码输出信号有效时，将译码输出信号转换为对应电路所处状态下的字线电压值，及将该字线电压值输出至地址译码电路译码所对应待配置SRAM的门管控制端。

进一步地，作为本发明的一种优选技术方案，所述字线电压产生电路包括：

稳压器，用于将基准电压作为参考电压，获得稳压后的输出电压；

电阻串，用于根据分压选择信号对稳压器所得稳压后的输出电压进行分压，获得电压值不同的输出电压；

偏置电路，用于将电阻串所获得电压值不同的输出电压分别转换成字线电压值输出。

进一步地，作为本发明的一种优选技术方案，所述字线电压产生电路中，设定电路清零状态的字线电压值VG1小于电路写状态的字线电压值VG2；及设定电路读状态的字线电压值VG3大于门管的门限电压值，且小于电路清零状态的字线电压值VG1和写状态的字线电压值VG2。

进一步地，作为本发明的一种优选技术方案，所述地址译码电路包括相互连接的或非门和反相器。

一种基于FPGA的低功耗SRAM 字线电压实现方法，包括以下步骤：

生成控制信号；

根据控制信号选择获得电路所处状态，所述电路所处状态包括清零状态、写状态和读状态；并根据选择的电路所处状态生成分压选择信号；

提供一个基准电压，及根据接收的分压选择信号将基准电压作为参考电压进行分压，得到电路所处状态下的字线电压值；

根据控制信号对待配置SRAM的地址进行译码，获得译码输出信号；

当接收的译码输出信号有效时，将译码输出信号转换为对应电路所处状态下的字线电压值，及将该字线电压值输出至译码所对应待配置SRAM的门管控制端。

进一步地，作为本发明的一种优选技术方案，所述基准电压的温度系数为零。

本发明采用上述技术方案，能产生如下技术效果：

本发明设计了一种基于FPGA的低功耗SRAM字线电压实现电路及方法，首先提供一个零温度系数的基准电压，作为字线电压的参考电压，通过控制电路对读/写译码和地址译码电路的控制，选取合适的字线电压值和地址，用于SRAM的门管控制端。在FPGA不同阶段涉及SRAM操作时采用不同的字线电压，一方面在写操作时，更容易将配置信息写入SRAM单元，另一方面在读操作时，既能保证读取正确性，又降低整体芯片的功耗。

本发明能够克服现有技术中存在的不足，有效保证读取正确性，又降低整体芯片的功耗。

附图说明

图1为现有技术中传统的六管SRAM结构。

图2为本发明基于FPGA的低功耗SRAM字线电压实现电路的示意图。

图3为本发明中字线电压产生电路的示意图。

图4为本发明中地址输出电路的示意图。

图5为本发明中基于FPGA的低功耗SRAM字线电压实现方法的示意图。

其中，附图标记解释：13-带隙基准电路、14-字线电压产生电路、15-控制电路、16-读/写译码电路、17-地址译码电路、18-地址输出电路、19-稳压器、20-电阻串、21-偏置电路、22-或非门、23-反相器。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图2所示，本发明设计了一种基于FPGA的低功耗SRAM 字线电压实现电路，包括：

带隙基准电路13，用于提供基准电压；

控制电路15，用于生成控制信号及复位信号RST；

读/写译码电路16，用于根据控制电路的控制信号选择获得电路所处状态，所述电路所处状态包括清零状态、写状态和读状态；并根据选择的电路所处状态生成分压选择信号；

字线电压产生电路14，用于根据接收的分压选择信号，将所述基准电压作为参考电压进行分压，得到电路所处状态下的字线电压值信号WL_VS；

地址译码电路17，用于根据控制电路的控制信号对待配置SRAM的地址进行译码，获得译码输出信号WL_EN；

地址输出电路18，用于接收控制电路的复位信号，及在接收的地址译码电路的译码输出信号WL_EN有效时，将译码输出信号WL_EN转换为对应电路所处状态下的字线电压值，及将该字线电压值输出至地址译码电路译码所对应待配置SRAM的门管控制端WL。

该系统由带隙基准电路13提供一个零温度系数的基准电压，作为字线电压的参考电压，通过控制电路对读/写译码和地址译码电路的控制，选取合适的字线电压值和地址，用于待配置SRAM的门管控制端WL。

所述读/写译码电路16，包含两个来自于控制模块的信号CLEAR_EN和PROGRAMME_EN。当输入信号CLEAR_EN和PROGRAMME_EN同时为高电平时，确定电路处于清零状态。当输入信号CLEAR_EN为低电平，PROGRAMME_EN为高电平时，确定电路处于写状态。当输入信号CLEAR_EN为低电平，PROGRAMME_EN为低电平时，确定电路处于读状态。并在确定选择的电路所处状态后，生成对应的分压选择信号输出至字线电压产生电路14。

所述字线电压产生电路14的一种实现方式图3所示，包括低压差线性稳压器19，电阻串20和偏置电路21。其中低压差线性稳压器的参考电压来自于带隙基准电路13，电阻串的分压选择信号来自于读/写译码电路16。稳压器19，用于将基准电压作为参考电压，获得稳压后的输出电压；电阻串20，用于根据分压选择信号对稳压器19所得稳压后的输出电压进行分压，获得电压值不同的输出电压；偏置电路21，用于将电阻串所获得电压值不同的输出电压分别转换成对应的字线电压值WL_VS输出。

所述电阻串20，根据读/写不同操作对低压差线性稳压器的输出电压VLDO进行分压，得到电压值不同的输出电压VBIAS。将电路进行写操作时，分压输出的电压值记为VBIAS1；将电路进行读操作时，分压输出的电压值记为VBIAS2。所述VBIAS1的电压值大于VBIAS2的电压值。

所述字线电压产生电路14，其控制信号来源于所述读/写译码电路16，当处于清零状态时，字线电压WL_VS的值为第一字线电压值VG1；当处于写状态，字线电压WL_VS的值为第二字线电压值VG2；当处于读状态，字线电压WL_VS的值为第三字线电压值VG3。

并且所述第一字线电压值VG1，其值小于第二字线电压值VG2。所述第三字线电压值VG3，其值略大于门管的门限电压值VTH，小于第一字线电压值VG1和第二字线电压其值VG2。

所述地址输出电路6的一种实现方式图4所示，包括一个或非门22和一个反相器23。其中或非门端口a 的输入信号WL_EN来源于地址译码电路17，端口b的输入信号RST来源于控制模块15，为复位信号。

所述或非门22所接电压，为数字电路电源电压VCCINT，其为1.1v。

所述反相器23所接电压，为字线电压产生电路的输出电压，为WL_VS。

所述字线电压产生电路的输出电压WL_VS，在电路处于清零状态时，WL_VS的电压值与电源电压VCCINT电压值相同，为1.1V，记为VG1。当电路处于写状态，WL_VS电压值约为1.18V，记为VG2。当电路处于读状态，WL_VS电压值约为0.75V，记为VG3。

本系统对SRAM字线电压的配置过程，如图5所示。在FPGA芯片进行写操作时，通常分为两类不同的写操作，清零和配置。所述清零阶段的写操作，就是将所有待配置SRAM都写入0。此时所有待配置SRAM的位线均准备好数据0，地址译码电路根据控制信号进行逐列译码，逐列打开待配置SRAM。此时将第一字线电压值VG1用在打开的待配置的字线上。

清零结束后，开始对待配置SRAM进行配置。配置时，首先判断对待配置SRAM进行读操作，还是写操作。如果是进行写操作，就是将所有待配置SRAM都写入配置信息，此时根据地址译码电路根据控制信号进行某列译码，将某列待配置SRAM打开进行写操作，此时将第二字线电压值VG2用在打开的待配置SRAM字线上；如果是进行读操作，根据地址译码电路根据控制信号进行某列译码，将某列待配置SRAM打开进行读操作，此时将第三字线电压值VG3用在打开的待配置SRAM字线上,以完成配置过程。

所述第一字线电压值VG1，其值与电源电压VCCINT相同，所述第二字线电压值VG2，其值略高于第一字线电压值VG1，所述第三字线电压值VG3，其值低于VG1和VG2，比门管的阈值电压VTH略高，以保证管子的开启。

在上述系统基础上，本发明还提出一种基于FPGA的低功耗SRAM 字线电压实现方法，该方法可用于上述系统中，方法具体包括以下步骤：

首先，生成控制信号。根据控制信号选择获得电路所处状态，所述电路所处状态包括清零状态、写状态和读状态；并根据选择的电路所处状态生成分压选择信号；

提供一个温度系数为零的基准电压，根据接收的分压选择信号将基准电压作为参考电压进行分压，得到电路所处状态下的字线电压值WL_VS；即：当选择获得电路清零状态时，选择得到对应的字线电压值WL_VS记为VG1; 当选择获得电路写状态时，选择得到对应的字线电压值WL_VS记为VG2；当选择获得电路读状态时，选择得到对应的字线电压值WL_VS记为VG3。

根据控制信号对待配置SRAM的地址进行译码，获得译码输出信号；

当接收的译码输出信号有效时，将译码输出信号转换为对应电路所处状态下的字线电压值，及将该字线电压值输出至译码所对应待配置SRAM的门管控制端。即：根据对待配置地址译码后，将某列待配置SRAM打开进行清零或配置操作。当所选择的字线电压的输出电压WL_VS，在电路处于清零状态时，字线电压值WL_VS与电源电压VCCINT电压值相同，为1.1V，记为VG1，此时将第一字线电压值VG1用在译码打开的待配置SRAM字线上。当电路处于写状态，字线电压值WL_VS约为1.18V，记为VG2，此时将第二字线电压值VG2用在译码打开待配置SRAM的字线上。当电路处于读状态，字线电压值WL_VS约为0.75V，记为VG3，此时将第三字线电压值VG3用在译码打开的待配置SRAM字线上。

由此，本发明的系统和方法通过对读/写译码和地址译码电路的控制，选取合适的字线电压值和地址，用于SRAM的门管控制端。在FPGA不同阶段涉及SRAM操作时采用不同的字线电压，一方面在写操作时，更容易将配置信息写入SRAM单元，另一方面在读操作时，既能保证读取正确性，又降低整体芯片的功耗。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。