本发明属于电力电子技术领域，具体涉及一种低压线性稳压器(ldo)的设计，可以适用于高电源电压或低电源电压，具有高电源抑制比、宽输入电压范围和大负载电流的特点，主要应用于对输出电压精度要求较高的电源电压转换。
背景技术：
在众多的电源管理ic中，低压差线性稳压器(ldo)由于其输出电压精度高、纹波小以及功耗低等特点被广泛应用在各种电子设备中为之提供稳定的供电电源。ldo的输入电压即被调整的电源电压，往往来自于开关型变换器如buck变换器等，其可变范围一般比较大，这就对ldo的输入电压范围提出了要求。当ldo的输入电压范围较宽时，在设计中必须考虑高压电路的设计，同时兼顾低电压时的应用。ldo的电源抑制比(psr)直接影响着输出电压的精度，因此高电源抑制比的ldo也是广泛需求的。
传统的扩大ldo输入电压范围的方法是设计两种ldo主体电路，一种的输入电压为低电压范围，另一种的输入电压为高电压范围，通过额外的选通电路来检测输入电压所在的范围区间，从而切换到相应的ldo主体电路来对输入电压进行处理，然而这样实际上没有提升单一ldo的输入电压范围。这种方法的主要缺点是：当对ldo的带负载能力要求较高时，使用两套ldo主体电路，占用芯片面积很大，这将增加芯片的应用成本。
技术实现要素：
针对上述传统ldo存在的输入电压范围不够宽和占用芯片面积过大的不足之处，本发明提出一种ldo电路，具有较宽的输入电压范围，既可以工作在高输入电压下，也可以工作在低输入电压下；只使用一种ldo主体结构，减少了ldo芯片外围元器件的数目，占用芯片面积小；同时还具备大电流负载下的高电源抑制比，提高了ldo的输出电压精度。
本发明的技术方案为：
一种宽输入电压范围高电源抑制比的ldo，包括误差放大器和功率模块，
所述功率模块包括功率管p7，功率管p7的源极连接输入电压vin，其漏极输出所述ldo的输出电压vout；所述ldo的输出电压vout经过分压后得到反馈电压vfb；
所述误差放大器的正向输入端连接所述反馈电压vfb，其负向输入端连接基准电压vref；
所述ldo还包括预降压模块、耐高压模块和电源抑制比增强模块，
所述预降压模块的输入端连接所述输入电压vin，其控制端连接所述基准电压vref，所述预降压模块用于产生低电源电压vdda为所述耐高压模块和误差放大器供电；
所述耐高压模块的输入端连接所述误差放大器的输出端，将所述误差放大器输出信号的耐压能力提升后输出至所述电源抑制比增强模块的输入端；
所述电源抑制比增强模块由所述输入电压vin供电，用于提高所述耐高压模块输出信号的电源抑制比，其输出端连接所述功率管p7的栅极。
具体的，所述耐高压模块包括第一pmos管p1、第二pmos管p2、第三pmos管p3、第一nmos管n1、第二nmos管n2、第三nmos管n3和第四nmos管n4，
第一pmos管p1的栅极作为所述耐高压模块的输入端，其源极连接第二pmos管p2的漏极和第三pmos管p3的栅极，其漏极连接第三nmos管n3和第四nmos管n4的源极并接地gnd；
第二pmos管p2的栅极连接第一偏置电压vb1，其源极连接第三pmos管p3的源极并连接所述低电源电压vdda；
第一nmos管n1的栅极连接第二nmos管n2的栅极并连接第二偏置电压vb2，其漏极连接第三pmos管p3的漏极、第三nmos管n3和第四nmos管n4的栅极，其源极连接第三nmos管n3的漏极；
第二nmos管n2的漏极作为所述耐高压模块的输出端，其源极连接第四nmos管n4的漏极。
具体的，所述第一nmos管n1和第二nmos管n2为nldmos。
具体的，所述电源抑制比增强模块包括第四pmos管p4、第五pmos管p5和第六pmos管p6，
第四pmos管p4的漏极连接第五pmos管p5的栅极并作为所述电源抑制比增强模块的输入端，其源极连接第六pmos管p6的源极并连接所述输入电压vin，其栅极连接第五pmos管p5的源极和第六pmos管p6的漏极并作为所述电源抑制比增强模块的输出端；
第五pmos管p5的漏极接地gnd，第六pmos管p6的栅极连接第三偏置电压vb3。
具体的，所述第四pmos管p4、第五pmos管p5和第六pmos管p6为p型ldmos管。
具体的，所述功率模块还包括第一电容c1、第二电容c2、第一电阻r1和第二电阻r2，
第一电阻r1和第二电阻r2串联并接在所述功率管p7的漏极和地gnd之间，其串联点输出所述反馈电压vfb并通过第二电容c2后连接所述功率管p7的漏极；
第一电容c1接在所述功率管p7的漏极和地gnd之间。
具体的，所述功率管p7为pldmos。
本发明的工作原理为：利用预降压电路模块对ldo的输入电压vin进行预处理，使其得到一个可用于低压电路部分供电的低电源电压vdda，利用低电源电压vdda给误差放大器和耐高压模块供电以得到高电源抑制比，并通过耐高压模块提高ldo的输入电压范围，同时利用ldo环路内部的电源抑制比增强模块进一步提升ldo在中高频端的电源抑制比，最后利用功率模块对ldo的输入电压vin进行处理，得到反馈电压vfb控制误差放大器的正向输入端以得到足够的环路增益来提高ldo的输出精度，输出电压vout为ldo输出的最终输出电压vout。
本发明的有益效果为：本发明提出的ldo，只有一种ldo主体结构，实现了在单一ldo结构下大幅提高ldo可处理的输入电压范围；由于无需选通电路以及高压ldo结构，可以大幅度节省芯片面积，降低芯片的应用成本；同时本发明还具备大电流负载下的高电源抑制比，提高了ldo的输出电压精度。
附图说明
图1为本发明提供的一种宽输入电压范围高电源抑制比的ldo的电路结构框图。
图2为本发明提供的一种宽输入电压范围高电源抑制比的ldo中ldo主体环路的一种电路实现结构示意图。
图3为本发明提供的一种宽输入电压范围高电源抑制比的ldo电路正常工作时输入电压vin与输出电压vout的关系图。
具体实施方式
下面结合实施例和附图对本发明进行详细的描述。
如图1所示是本发明提出的一种宽输入电压范围高电源抑制比的ldo的整体结构示意图，包括预降压模块和ldo主体环路部分，ldo主体环路部分包括误差放大器、功率模块、耐高压模块和电源抑制比增强模块，预降压模块的输入端连接输入电压vin，其控制端连接基准电压vref，预降压模块将需要被处理的输入电压vin进行预处理得到一个可用于低压电路部分供电的低电源电压vdda，同时降低输入电压vin中的纹波，提供一个比输入电压vin更加稳定的低电源电压vdda，基准电压vref用于校准产生的低电源电压vdda，低电源电压vdda用于为ldo主体环路部分的误差放大器和耐高压模块供电以得到高电源抑制比，ldo主体环路中的电源抑制比增强模块和功率模块的供电电压是输入电压vin。
误差放大器的正向输入端连接反馈电压vfb，其负向输入端连接基准电压vref；耐高压模块的输入端连接误差放大器的输出端，其输出端连接电源抑制比增强模块的输入端，通过提高误差放大器输出信号的耐压能力从而提升ldo的输入电压范围；电源抑制比增强模块由输入电压vin供电，用于提高耐高压模块输出信号的电源抑制比，从而进一步提升ldo在中高频段的电源抑制比；功率模块作为ldo的功率输出级用于对输入电压vin进行处理，包括功率管p7，功率管p7的源极连接输入电压vin，其漏极作为ldo的输出端输出ldo的输出电压vout，其栅极连接电源抑制比增强模块的输出端；ldo的输出电压vout经过分压后产生反馈电压vfb用来控制误差放大器的正向输入端以得到足够的环路增益来提高ldo的输出精度。
如图2所示给出了耐高压模块的一种实现电路结构，包括第一pmos管p1、第二pmos管p2、第三pmos管p3、第一nmos管n1、第二nmos管n2、第三nmos管n3和第四nmos管n4，第一pmos管p1的栅极作为耐高压模块的输入端，其源极连接第二pmos管p2的漏极和第三pmos管p3的栅极，其漏极连接第三nmos管n3和第四nmos管n4的源极并接地gnd；第二pmos管p2的栅极连接第一偏置电压vb1，其源极连接第三pmos管p3的源极并连接低电源电压vdda；第一nmos管n1的栅极连接第二nmos管n2的栅极并连接第二偏置电压vb2，其漏极连接第三pmos管p3的漏极、第三nmos管n3和第四nmos管n4的栅极，其源极连接第三nmos管n3的漏极；第二nmos管n2的漏极作为耐高压模块的输出端，其源极连接第四nmos管n4的漏极。
一些实施例中第一nmos管n1、第二nmos管n2均为nldmos，第一pmos管p1和第二pmos管p2构成一个一级源极跟随器，第一nmos管n1、第二nmos管n2、第三nmos管n3和第四nmos管n4构成一个共栅共源电流镜，通过电流镜实现将误差放大器输出的电压信号转换为电流信号从而达到承受高压的目的。
电源抑制比增强模块的一种实现形式如图2所示，包括第四pmos管p4、第五pmos管p5和第六pmos管p6，第四pmos管p4的漏极连接第五pmos管p5的栅极并作为电源抑制比增强模块的输入端，其源极连接第六pmos管p6的源极并连接输入电压vin，其栅极连接第五pmos管p5的源极和第六pmos管p6的漏极并作为电源抑制比增强模块的输出端；第五pmos管p5的漏极接地gnd，第六pmos管p6的栅极连接第三偏置电压vb3。
一些实施例中第四pmos管p4、第五pmos管p5和第六pmos管p6为p型ldmos管。其中第四pmos管p4为一个带源极跟随器的二极管接法的pmos管，在输入电压vin的信号频率较高时，输入电压vin与c点(即电源抑制比增强模块的输出端)电压变化一致，从而功率管p7的漏极电流不发生变化，输出电压vout保持稳定，故而可以提高ldo的电源抑制比。第一偏置电压vb1、第二偏置电压vb2和第三偏置电压vb3均为外部给定的固定偏置电位。
功率模块的一种实现结构如图2所示，包括功率管p7、第一电容c1、第二电容c2、第一电阻r1和第二电阻r2，功率管p7为pmos管，一些实施例中功率管p7为pldmos，功率管p7的栅极连接电源抑制比增强模块的输出端，其源极连接输入电压vin，其漏极输出ldo的输出电压vout；第一电阻r1和第二电阻r2串联并接在功率管p7的漏极和地gnd之间，其串联点输出反馈电压vfb并通过第二电容c2后连接功率管p7的漏极；第一电容c1接在功率管p7的漏极和地gnd之间。
第一电阻r1和第二电阻r2采样输出电压vout的值得到反馈电压vfb，并将反馈电压vfb反馈至误差放大器的正向输入端，与基准电压vref相比较，得到的差分信号经过误差放大器放大后从a点(即误差放大器的输出端)输出至耐高压模块。
图3为本发明提供的宽输入电压范围高电源抑制比的ldo正常工作时输出电压vout随输入电压vin变化的关系图，当ldo正常工作时，输入电压vin从2.5v到9.4v线性变化的过程中，ldo的输出电压vout始终保持稳定。
根据以上说明，本实施例中的ldo电路结构，实现了在单一ldo结构下大幅提高ldo可处理的输入电压范围，由于无需选通电路以及高压ldo结构，减少了ldo芯片的外围元器件数目，因此可以大幅度节省芯片面积，降低芯片的应用成本；输入电压范围为2.5v到9.4v，可以在低电源电压下工作，也可以在高电源电压下工作；另外利用ldo环路内部的电源抑制比增强模块进一步提升了ldo在中高频端的电源抑制比。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。