恒压电路的制作方法

本发明的实施方式涉及一种恒压电路。

背景技术：

在各种电子设备中包含有微型计算机、传感器、驱动器等大量器件。由于各器件所需要的电源电压电平并不一定相同，因此需要利用线性调节器生成最佳的电源电压。

当线性调节器的输出电压由于电源噪声的影响而变动时，各器件的动作变得不稳定。因此，作为表示电源噪声对线性调节器的输出造成的影响的程度的指标，具有电源噪声除去比(psrr：powersupplyrejectionratio)。psrr由电源电压变动与输出电压变动之比来表示。在产生了电源电压变动时，psrr的比率越高则表示输出电压变动的程度越低。psrr的值较高可以说是对电源噪声的耐受性较高。

但是，当提高psrr的值时，消耗电力有可能会增加。

技术实现要素：

本发明的实施方式提供一种恒压电路，能够不增大消耗电力地实现psrr的提高。

一个实施方式的恒压电路具备：反馈电路，生成与输出电压相关的反馈电压；以及放大器，将上述反馈电压与基准电压之间的电压差放大而生成上述输出电压，上述放大器具有：第1晶体管，流动与上述反馈电压相应的电流；以及第2晶体管，流动与上述基准电压相应的电流，上述第1晶体管具有被施加上述反馈电压的第1栅极，上述第2晶体管具有被施加上述基准电压的第2栅极，上述恒压电路具备导电体，该导电体与上述第1栅极以及上述第2栅极中的至少一方对置配置，且被设定为规定的电位。

附图说明

图1是本发明的一个实施方式的恒压电路的框图。

图2是表示将图1的放大器的内部构成具体化的一例的电路图。

图3是示意性地表示通常的mosfet的栅极与漏极间的寄生电容、以及栅极与源极间的寄生电容的图。

图4是表示在图2的nmos晶体管n1、n2中的至少一方的上方配置了屏蔽布线(导电体)14的例子的示意性截面图。

图5是示意性地表示图4的屏蔽布线14周边的构造的立体图。

图6是表示图4的一个变形例的截面图。

图7是表示图2的恒压电路1的布局的一例的布局图。

图8是将图1的恒压电路1内的各部分的寄生电容考虑在内的框图。

图9是将设置了图4、图6的屏蔽布线14的情况与未设置的情况的输出电压vo所含的ac成分进行比较的波形图。

图10是表示psrr(电源噪声除去比)相对于频率的特性曲线的图。

具体实施方式

以下，参照附图对实施方式进行说明。另外，在本说明书以及附图中，为了容易理解以及便于图示，而省略、变更或者简化一部分的构成部分而进行说明以及图示，但能够期待相同功能的程度的技术内容也包含在本实施方式中进行解释。此外，在本说明书所附加的附图中，为了便于图示以及容易理解，与实物相比适当将比例尺以及纵横的尺寸比等进行变更夸大。

图1是本发明的一个实施方式的恒压电路1的框图。图1的恒压电路1具备反馈电路2以及放大器3。反馈电路2生成与输出电压vo相关的反馈电压vfb。放大器3将反馈电压vfb与基准电压vref之间的电压差放大而生成输出电压vo。向放大器3供给电源电压vp，但电源电压vp由于由各种原因引起的噪声而变动。在以下，将该噪声称作电源噪声或者vp噪声。

图1的恒压电路1也被称作线性调节器。由基准电压生成电路4生成向放大器3输入的基准电压vref。基准电压生成电路4不依存于电源电压vp地生成基准电压vref。图1的恒压电路1能够安装在半导体芯片内。此时，基准电压生成电路4可以安装在相同的半导体芯片内，或者也可以安装在不同的半导体芯片(半导体装置)内。

反馈电路2例如对输出电压vo进行电阻分压而生成反馈电压vfb。放大器3对输出电压vo进行调整，以使反馈电压vfb与基准电压vref之间的电压差成为零。因而，在稳定状态下，反馈电压vfb等于基准电压vref。由此，反馈电压vfb被保持为一定的电压电平。这意味着在反馈电路2内的多个电阻r1、r2中流动恒流，通过该恒流而唯一地决定输出电压vo。最终，输出电压vo与基准电压vref始终成为一定的比率。在输出输出电压vo的端子(以下，输出端子)上连接有输出电容co，即便负载8变动，图1的恒压电路1也能够稳定地动作。

如此，输出电压vo由基准电压vref以及反馈电路2的电阻分压比来决定，因此，即便电源电压vp变动或者在电源电压vp上重叠噪声，理想的也是输出电压vo不变动。但是，实际上，经由图1的恒压电路1内的几个路径，电源噪声对输出电压vo造成影响。因此，表示能够从输出电压vo减少多少电源噪声的psrr特性成为重要的指标。

图2是表示将图1的放大器3的内部构成具体化的一例的电路图。图2的放大器3具有差动放大器5以及由pmos晶体管构成的输出晶体管pp。差动放大器5具备具有一对pmos晶体管(第1晶体管与第2晶体管)p1、p2的电流反射镜电路6、差动对的nmos晶体管n1、n2、以及恒流源7。

pmos晶体管p1、p2的栅极(第1栅极与第2栅极)被共通地连接，源极都被施加电源电压vp。pmos晶体管p1的栅极和漏极与nmos晶体管n1的漏极连接。pmos晶体管p2的漏极与nmos晶体管n2的漏极和输出晶体管pp的栅极连接。向nmos晶体管n1的栅极施加反馈电压vfb，向nmos晶体管n2的栅极施加基准电压vref。nmos晶体管n1、n2的源极与恒流源7连接。

输出晶体管pp的源极被施加电源电压vp，漏极与反馈电路2以及输出端子连接。反馈电路2具有串联连接在输出晶体管pp的源极与接地节点之间的电阻r1、r2。由电阻r1与电阻r2进行电阻分压后的电压为反馈电压vfb，并反馈到nmos晶体管n1的栅极。在输出端子上连接有输出电容co以及负载8。

接着，对电源噪声在图2的恒压电路1内传播的第1路径～第3路径进行说明。

第1路径是向pmos晶体管p1、p2的漏极传播的电源噪声。在放大器3进行反馈动作的期间，nmos晶体管n1、n2的栅极电压相同，且nmos晶体管n1、n2的栅极-源极间电压也相同。

因此，nmos晶体管n1、n2的漏极-源极间电流相等。该电流是从有源负载8即pmos晶体管p1、p2供给的，因此，pmos晶体管p1、p2的漏极-源极间电流也相等。由于pmos晶体管p1的栅极与漏极连接，所以pmos晶体管p1的栅极被调整为，pmos晶体管p1、p2的漏极-源极间电流相等。

为了在mosfet的漏极-源极间流动一定的电流，需要使栅极-源极间的电压成为一定，因此，在向pmos晶体管p1的源极施加的电源电压vp变动的情况下，pmos晶体管p1的栅极电压也追随电源电压vp的变动而变化。由于pmos晶体管p1的漏极与栅极连接，所以电源电压vp的变动向pmos晶体管p1的漏极传播。此外，由于pmos晶体管p1的漏极与nmos晶体管n1的漏极连接，所以经由nmos晶体管n1的栅极-漏极间的寄生电容，nmos晶体管n1的栅极电压变动。向nmos晶体管n1的栅极施加反馈电压vfb，反馈电压vfb是在反馈电路2内由电阻r1、r2对输出电压vo进行电阻分压而生成的，因此，当反馈电压vfb变动时，输出电压vo变动。如以上那样，由于向pmos晶体管p1、p2的漏极传播的电源噪声，输出电压vo变动。

第2路径是向输出晶体管pp的栅极传播的电源噪声。图2的恒压电路1那样的线性调节器为，即便电源电压vp变动，也以输出一定电压的方式进行动作。在负载8为一定的情况下，即便电源电压vp变动，输出晶体管pp也对负载8持续流动一定的输出电流。为了与nmos晶体管n1同样地流动一定的电流，需要保持输出晶体管pp的栅极与源极间的电压。输出晶体管pp的栅极与pmos晶体管p2的漏极连接。pmos晶体管p2的漏极电压如上述那样追随电源噪声而变动。因此，输出晶体管pp的栅极电压也追随电源噪声而变动。输出晶体管pp的栅极也与nmos晶体管n2的漏极连接，因此，经由nmos晶体管n2的漏极与栅极之间的寄生电容，电源噪声向nmos晶体管n2的栅极传播。nmos晶体管n2的栅极被施加基准电压vref，当电源噪声向nmos晶体管n2的栅极传播时，基准电压vref变动。图2的恒压电路1以反馈电压vfb与基准电压vref一致的方式生成输出电压vo，因此当电源噪声向基准电压vref传播时，电源噪声也会向输出电压vo传播，输出电压vo受到电源噪声的影响而变动。

第3路径是向恒流源7传播的电源噪声。当电源噪声向恒流源7传播时，经由nmos晶体管n1、n2的源极与栅极间的寄生电容，电源噪声向栅极传播。由此，与第2路径的电源噪声传播同样，最终电源噪声向输出电压vo传播。

图3是示意性地表示通常的mosfet的栅极11与漏极12(准确来说为漏极布线16)间的寄生电容c2、以及栅极11与源极13(准确来说为源极布线18)间的寄生电容c3的图。寄生电容c2、c3与栅极11和漏极12(源极13)间的距离成反比例，且与电极的面积成正比例。

图4是表示与图2的nmos晶体管n1、n2中的至少一方对置配置了屏蔽布线(导电体)14的例子的示意性截面图。例如，屏蔽布线14配置于nmos晶体管n1、n2中的至少一方的上方。图4的屏蔽布线14配置于经由触点15与漏极12连接的漏极布线16、和经由触点17与源极13连接的源极布线18之间。屏蔽布线14通过未图示的触点而设定为规定的电位。例如，屏蔽布线14与接地节点导通。屏蔽布线14是具有与漏极(源极)布线、栅极相同程度或者其以下的阻抗的导电体。当设置这样的屏蔽布线14时，重叠于漏极、源极以及栅极的电源噪声容易向屏蔽布线14传播。其结果，能够抑制经由寄生电容c2、c3而在栅极与漏极间传播的电源噪声、以及在栅极与源极间传播的电源噪声。因而，通过设置屏蔽布线14，电源噪声难以向输出电压vo传播。如此，屏蔽布线14与nmos晶体管n1、n2的栅极被电绝缘。

从制造的观点出发，图4的屏蔽布线14优选与漏极布线层16以及源极布线层18使用相同的导电材料且形成于相同的层。其原因在于，能够通过形成漏极布线层16以及源极布线层18的相同制造工序来形成屏蔽布线14。从减小阻抗的观点出发，优选尽量扩大屏蔽布线14的面积，但越扩大屏蔽布线14的面积，栅极与屏蔽布线14间的寄生电容越增大。因此，优选以栅极的栅极宽度(图4的纸面的正反方向的栅极的长度)与栅极长度(图4的纸面的左右方向的栅极的宽度)为相同的宽度以及长度、且以在从上方观察时屏蔽布线14完全覆盖栅极那样的尺寸配置屏蔽布线14。

图5是示意性地表示图4的屏蔽布线14周边的构造的立体图。如图5所示，屏蔽布线14配置于与漏极布线16以及源极布线层18相同的层，且配置为从上方覆盖栅极的整个区域。

图6是表示图4的一个变形例的截面图。在图6中，设置有两个屏蔽布线14(第1屏蔽布线14a与第2屏蔽布线14b)。第1屏蔽布线(第1导电体)14a与第2屏蔽布线(第2导电体)14b均以与栅极11对置的方式配置于栅极11的上方。第1屏蔽布线14a与第2屏蔽布线14b均通过未图示的触点与接地节点连接。

第1屏蔽布线14a与第2屏蔽布线14b分离地配置于与漏极布线层16和源极布线层18相同的层。第1屏蔽布线14a配置于漏极布线层16的附近，第2屏蔽布线14b配置于源极布线层18的附近。如此，图6的屏蔽布线14被分割成多个而配置在漏极布线层16与源极布线层18之间。

如图6那样，通过将屏蔽布线14分离成两个，由此与图4相比能够减小栅极11与屏蔽布线14之间的寄生电容。因此，优选在栅极11与屏蔽布线14之间的寄生电容成为问题的情况下采用图6的构造。根据图6的构造，能够缩小由第1屏蔽布线14a与第2屏蔽布线14b构成的屏蔽布线14的总面积，并且能够减小栅极与漏极间的寄生电容c2、以及栅极与源极间的寄生电容c3，电源噪声难以向栅极、漏极以及栅极传播，能够防止输出电压vo的变动。

图7是表示图2的恒压电路1的布局的一例的布局图。图7的布局图表示交替地各配置多个图2的差动对的nmos晶体管n1、n2的栅极的例子。在图2中，图示了nmos晶体管n1、n2的栅极，但省略了源极与漏极。在图2中，在nmos晶体管n1、n2的栅极的上方配置有与接地焊盘相连的梳齿状的屏蔽布线14。屏蔽布线14被配置成完全覆盖栅极的栅极长度方向与栅极宽度方向的区域。

此外，在图2中，将放大器3内的nmos晶体管n1、n2的配置区域夹在之间而在一侧配置pmos晶体管p1、p2，在另一侧以多个图案形成反馈电路2内的电阻r1与r2。进而，在放大器3与反馈电路2的配置区域的右侧，以多个图案形成输出晶体管pp的栅极，且与这些图案邻接地设置有电源电压vp用的焊盘、输出电压vo用的焊盘。另外，图7是恒压电路1的布局的一例，可以考虑各种变更。

图8是将图1的恒压电路1内的各部分的寄生电容考虑在内的框图。在基准电压生成电路4的输出节点存在电阻zref。在电源电压vp节点与nmos晶体管n1的栅极之间存在寄生电容csfb。在电源电压vp节点与nmos晶体管n2的栅极之间存在寄生电容csref。以下，将基准电压生成电路4的直流成分的电压设为vdc，将基准电压生成电路4的输出节点的电压设为vref。

从放大器3的正侧输入端子侧出现于输出端子的成分voref用以下的(1)式表示。

voref＝(1+r2/r1)×vref……(1)

vref＝{zref/(zref+1)/jωcsref)}×vp+vdc……(2)

通过上述的(1)式与(2)式得到以下的(3)式。

voref＝(1+r2/r1)×{(zref/(zref+1/jωcsref)}×vp+vdc……(3)

如(3)式所示，电源噪声经由寄生电容csref向放大器3的正侧输入端子传播，因此，voref的相位提前90度。

通过放大器3的虚拟短路效果，放大器3的负侧输入端子的反馈电压vfb成为与基准电压vref相同的波形，电源噪声原本不传播。但是，传播到寄生电容csfb的电源噪声经由反馈电路2内的电阻r2而作为电流进行噪声传播，因此，来自放大器3的负侧输入端子的电源噪声也与输出电压vo重叠。

从放大器3的负侧输入端子侧出现于输出端子的成分vofb用以下的(4)式表示。

vofb＝-r2/(1/jωcsfb)×vp……(4)

由于经由寄生电容csfb向放大器3的负侧输入端子输入，因此vofb的相位滞后90度。通过放大器3的虚拟短路效果，放大器3的负侧输入端子的电压vfb成为与基准电压vref相同的波形，难以受到电源噪声的影响。但是，来自寄生电容csfb的电源噪声经由电阻r2而作为电流进行传播，因此，来自vfb端子侧的电源噪声也向输出端子传播。

另外，实际上，也存在放大器3本身产生的噪声，但是与本发明的关联较低，因此在本实施方式中予以忽略。

放大器3的输出电压vo用以下的(5)式表示。

vo＝voref+vofb

＝(1+r2/r1)×[{zref/(zref+1/jωcsref}×vp+vdc]-r2/(1/jωcsfb)×vp

＝(1+r2/r1)×vdc+{(1+r2/r1)×zref/(zref+1/jωcsref)-r2/(1/jωcsfb)}×vp……(5)

在该(5)式中，与电源电压vp相关的项用以下的(6)式表示。

{(1+r2/r1)×zref/(zref+1/jωcsref)-r2/(1/jωcsfb)}×vp……(6)

如果上述的(6)式成为零，则放大器3的输出vo变得不依存于电源电压vp，变得不受电源噪声的影响，能够得到较高的psrr特性。

作为使(6)式成为零的一种方法，可以考虑尽量减小阻抗zref、电阻r1、r2的方法。但是，当减小阻抗zref、电阻r1、r2时，电路面积、消耗电流、启动时的冲击电流、输入换算噪声等有可能增大，而不优选。

因此，在本实施方式中，如图4～图6所示，设置屏蔽布线14而尽量减小寄生电容csref与csfb中的至少一方，使上述的(6)式接近零。寄生电容csref与csfb并不是为了提高线性调节器的特性而有意图地附加的，因此通常不存在因减小寄生电容csref与csfb而引起的不良情况。

图9是将设置了图4～图6的屏蔽布线14的情况与未设置的情况的输出电压vo所含的ac成分进行比较的波形图。图9的横轴为时刻[msec]，纵轴为交流振幅[μv]。图9的曲线w1表示无屏蔽布线14的情况，曲线w2表示有屏蔽布线14的情况。图9表示以在线性调节器的psrr规定中通常使用的1khz的频率对图2的恒压电路1的电源电压vp节点附加了0.5vp-p的电源噪声的例子。在不存在屏蔽布线14的情况下为大约10μvp-p的输出电压vo的噪声(曲线w1)，通过设置屏蔽布线14而成为大约5μvp-p(曲线w2)，输出电压vo所含的噪声成分减半(改善了6db)。赋予了屏蔽布线14时的电源噪声电平的除去比为100db左右，当考虑到通常的恒压源在1khz的psrr为60～90db的情况时，本实施方式的100db这样的值可以说实现了优异的psrr特性。

图10是为了调查1khz以外的频率的电源噪声的效果而表示psrr(电源噪声除去比)相对于频率的特性曲线的图。图10的横轴为频率[hz]，纵轴为psrr[db]。图10的曲线w3表示无屏蔽布线14的情况，曲线w4表示有屏蔽布线14的情况。如图10所示，在整个频带中，在设置了屏蔽布线14的情况下psrr得以改善。尤其是，作为线性调节器的电源噪声，在通常的100hz～10khz的频带中，通过设置屏蔽布线14能够大幅度改善psrr。

图4、图6所示的屏蔽布线14可以设置于构成差动对的nmos晶体管n1、n2的双方，也可以仅设置于nmos晶体管n1、n2中的任意一方。

如此，在本实施方式中，在栅极的上方配置与接地节点连接的屏蔽布线14，因此，能够减小构成差动对的nmos晶体管n1、n2中的至少一方的栅极与漏极之间的寄生电容c2、以及栅极与源极之间的寄生电容c3。此外，通过设置这样的屏蔽布线14，还能够减小电源电压vp节点与基准电压vref节点之间的寄生电容csref、以及电源电压vp节点与反馈电压vfb节点之间的寄生电容csfb，能够使上述的(6)式接近零，能够提高恒压电路1的psrr特性。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图对发明的范围进行限定。这些新的实施方式能够以其他各种方式加以实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、主旨中，并且包含于专利请求范围所记载的发明和与其等同的范围中。