用于EEPROM存储器的基准电流生成电路及生成方法与流程

本发明涉及非易失性存储器技术领域，特别涉及一种用于eeprom存储器的基准电流生成电路及生成方法。

背景技术：

目前eeprom读取电路的数据检测机制一般基于电流检测的方法，其核心思想是将ee_cell的导通电流icell与基准电流iref进行比较从而得到存储单元的类型，即：

icell>iref，0_cell(1.1)

icell<iref，1_cell(1.2)

图1、图2是两种基于电流检测机制的传统读电路，这两个电路大致思路是比较电流由一个基准电路产生，而高性能的基准需要一个高增益、高功耗的差分运放。为了保证读取数据的正确性，通常情况下，需要保证iref在真正数据检测阶段开始就已建立稳定状态。在eeprom工作状态为读时，从电源到地的直流通路一直存在，为了保证足够的区分度及抗干扰能力，iref一般不低于10ua。

基于电流数据检测机制的模型，读数据时保证数据的正确性即可靠性和抗干扰性，显得尤为重要，电流数据检测必须满足式(1.1)和式(1.2)，为保证eeprom读取数据的可靠性，必须选取一个合适的电流iref使得：

i1_cell<iref<i0_cell(1.3)

为了保证数据被正确检测，iref必须满足上式的电流范围，才能正确判断出存储单元是0_cell或1_cell，而由于工艺偏差、温度及干扰信号等的影响，导致iref落入i0_cell的电流区间，则可能导致将0_cell误判为1_cell；若iref落入i1_cell的电流区间，则可能导致将1_cell误判为0_cell。同时，iref值的选取直接决定eeprom整体电路的功耗。

现有技术中，校验电流产生于固定电流生成电路。由于基准电流iref的产生通常用mos管或者三极管bjt产生，与ee_cell不是同一类型的器件，使得iref与icell的匹配很困难，从图1和图2可以看出，单独的基准电流源或基准电压源会增加系统开发成本(芯片面积、开发设计周期)，而存储单元实际需要的校验电流会随着工艺偏差波动(工艺角ff/tt/ss)，这种波动导致不同晶圆不同批次生产的芯片，校验点不会总在最佳值附近，从而影响读取性能(出错、速度、抗干扰)。

技术实现要素：

本发明的首要目的在于提供一种用于eeprom存储器的基准电流生成电路，保证电流检测机制的可靠性。

为实现以上目的，本发明采用的技术方案为：一种用于eeprom存储器的基准电流生成电路，包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流i0_cell至镜像单元中，镜像单元用于对标准电流i0_cell进行处理并输出电流m*i0_cell作为基准电流iref，其中m的取值为0<m<1。

与现有技术相比，本发明存在以下技术效果：将基准电流iref与标准电流i0_cell相关联，保证基准电流iref一直满足公式(1.3)，在物理版图上做到基准cell模块的周边环境与存储部分的cell模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考cell作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。

本发明的另一个目的在于提供一种用于eeprom存储器的基准电流生成方法，保证电流检测机制的可靠性。

为实现以上目的，本发明采用的技术方案为：一种用于eeprom存储器的基准电流生成方法，包括以下步骤：(a)将eeprom存储器的其中一个存储单元烧写后输出标准电流i0_cell；(b)通过镜像单元对标准电流i0_cell进行处理并输出电流m*i0_cell，其中m的取值为0<m<1；(c)对eeprom存储芯片进行测试，选择合适的m值。

与现有技术相比，本发明存在以下技术效果：将基准电流iref与标准电流i0_cell相关联，保证基准电流iref一直满足公式(1.3)，在物理版图上做到基准cell模块的周边环境与存储部分的cell模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考cell作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。

附图说明

图1是标准电流i0_cell产生电路；

图2是镜像单元实施例一的电路图；

图3是镜像单元实施例二的电路图；

图4是镜像单元实施例三的电路图。

具体实施方式

下面结合图1至图4，对本发明做进一步详细叙述。

参阅图1～图4，一种用于eeprom存储器的基准电流生成电路，包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流i0_cell至镜像单元中，镜像单元用于对标准电流i0_cell进行处理并输出电流m*i0_cell作为基准电流iref，其中m的取值为0<m<1。将基准电流iref与标准电流i0_cell相关联，保证基准电流iref一直满足公式(1.3)，在物理版图上做到基准cell模块的周边环境与存储部分的cell模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考cell作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。通过上述电路生成的基准电流iref，无论工艺偏差如何，校验电流与烧写后cell电流总存在小于1的比例关系，可以保证eerromcell数据读取的正确性，提高可靠性，从而提升了eeprom的读取性能。

镜像单元的结构有很多，为了进一步说明上述方案，本发明中提供了三个具体的实施例供参考。

参阅图2，实施例一，所述的镜像单元包括mos管m0、m1、m4、m7、m8，pmos管m0的漏极作为镜像单元的输入端，pmos管m0的漏极、栅极均与pmos管m1的栅极相连，pmos管m0、m1的源极均连接电源vdd，pmos管m1的漏极连接pmos管m4的源极，pmos管m4的漏极、nmos管m7的漏极和栅极、nmos管m8的栅极相连通，nmos管m7和m8的源极均接地，nmos管m8的漏极作为镜像单元的输出端输出基准电流iref＝m*i0_cell，其中m取值为1/2。这种情况下，基准电流iref是确定的，即为i0_cell/2。

参阅图3，实施例二，所述的镜像单元包括mos管m0、m1、m2、m4、m5、m7、m8，pmos管m0的漏极作为镜像单元的输入端，pmos管m0的漏极和栅极、pmos管m1和m2的栅极相连通，pmos管m0～m2的源极均连接电源vdd，pmos管m1的漏极连接pmos管m4的源极，pmos管m2的漏极连接pmos管m5的源极，pmos管m4和m5的漏极、nmos管m7的漏极和栅极、nmos管m8的栅极相连通，nmos管m7和m8的源极均接地，nmos管m8的漏极作为镜像单元的输出端输出基准电流iref＝m*i0_cell，其中m取值为1/4或1/2或3/4。在这种情况下，基准电流iref有三种选择，即为i0_cell/4或i0_cell/2或3i0_cell/4，可以通过将pmos管m4和m5的栅极接高低电平来选择三个值中的某一个。

参阅图4，实施例三，所述的镜像单元包括mos管m0～m8，pmos管m0的漏极作为镜像单元的输入端，pmos管m0的漏极和栅极、pmos管m1～m3的栅极相连通，pmos管m0～m3的源极均连接电源vdd，pmos管m1的漏极连接pmos管m4的源极，pmos管m2的漏极连接pmos管m5的源极，pmos管m3的漏极连接pmos管m6的源极，pmos管m4～m6的漏极、nmos管m7的漏极和栅极、nmos管m8的栅极相连通，nmos管m7和m8的源极均接地，nmos管m8的漏极作为镜像单元的输出端输出基准电流iref＝m*i0_cell，其中m取值为1/8或1/4或3/8或1/2或5/8或3/4或7/8。在这种情况下，基准电流iref有七种选择，可以通过将pmos管m4、m5、m6的栅极接高低电平来选择七个值中的某一个。

当然，还可以依次类推，对烧写后的cell电流i0_cell进行1/2、1/4、1/8、1/16的电流镜像，这样的选择就更多，但是没有必要分的太细，基本上，实施例三所提供的七个值已经足够。

优选地，考虑到整个eeprom存储器共用一个参考cell做基准，根据器件本身的物理特性及cell的工作原理，基本cell单元(即前述的存储单元)的控制由单独的控制端来控制：包括电平转换电路、行选电路以及列选电路，电平转换电路通过高压传输管连接存储单元的控制栅，行选电路连接存储单元的选通栅，列选电路连接nmos管m9的栅极，nmos管m9的源极连接存储单元的位线，nmos管m9的漏极输出标准电流i0_cell，存储单元的源线连接nmos管m10用于控制源线接地或悬空。这样，对其他的cell单元进行擦除和写入时，不会对该基本cell单元造成误操作。进一步提高eeprom存储器工作的可靠性。

本发明还公开了一种用于eeprom存储器的基准电流生成方法，包括以下步骤：(a)将eeprom存储器的其中一个存储单元烧写后输出标准电流i0_cell；(b)通过镜像单元对标准电流i0_cell进行处理并输出电流m*i0_cell，其中m的取值为0<m<1；(c)对eeprom存储芯片进行测试，选择合适的m值。这种生成方法，其最根本的思路是不再用电路来生成固定的基准电流iref，而是将基准电流iref与烧写后的cell电流i0_cell相挂钩，从而从根本上避免了背景技术中提及的不足，使得该eeprom存储器的性能大大增强。

优选地，所述的步骤b中，镜像单元选用实施例三的电路，这样就可以取更多的m值，在测试的时候，就有更多的选择，可以从七个m值中选出一个最合适的，在满足使用需求的情况下，减少电路功耗。所述的步骤c中，依次将pmos管m4～m6的栅极接高低电平控制pmos管m4～m6导通或截止进行测试，测试结束后选择合适的m值，然后将pmos管m4～m6的栅极按如下规则接高低电平：若m取1/8，则pmos管m4、m5的栅极接高电平，pmos管m6的栅极接低电平；若m取1/4，则pmos管m4、m6的栅极接高电平，pmos管m5的栅极接低电平；若m取3/8，则pmos管m4的栅极接高电平，pmos管m5、m6的栅极接低电平；若m取1/2，则pmos管m5、m6的栅极接高电平，pmos管m4的栅极接低电平；若m取5/8，则pmos管m5的栅极接高电平，pmos管m4、m6的栅极接低电平；若m取3/4，则pmos管m6的栅极接高电平，pmos管m4、m5的栅极接低电平；若m取7/8，则pmos管m4、m5、m6的栅极均接低电平。

下面通过实际的试验数据来论证上述生成电路和生产方法的可靠性。在glfee013工艺下，使用spectre仿真工具对图1和图4组成的原理图进行仿真验证，表1和表2分别给出了在vdd＝1.65v的电压下，由bandgap产生的电流基准和由本发明的参考cell产生的电流基准在不同corner(tt/ff/ss)、不同温度(-40℃、27℃和120℃)下的电流值。

表1采用带隙基准产生的电流源

表2采用参考cell产生的电流源

表1和表2的数据表明，用参考cell做基准电流源在不同选择下对应的电流比用bandgap做基准电流源的电流要大一些，由于该电流值与i0_cell电流存在一定(小于1)的比例关系，所以保证了eeprom读数据的可靠性，使得eeprom抗外界干扰性更强。同时，在不同的hv电压下的仿真表明，采用参考cell做基准源的eeprom的速度更稳定，可靠性更高。