系统芯片的制作方法

本发明是有关于一种系统芯片，且特别是有关于一种低电耗的系统芯片。

背景技术：

稳压器(voltageregulator)通常是用来将外部输入电压降低为较低的操作电压，以提供作为核心逻辑(corelogic)电路运作所需要的电源。为了应付输出负载电流剧烈的变化，稳压器通常将其偏压(bias)电流设计在可以应付这些剧烈变化的需求之上。当系统进入低电压模式(lowpowermode)时，输出负载的电流降至数微安培(ua)甚至数百纳安培(na)，此时稳压器本身的偏压便远大于输出负载的电流而不适用于低电耗系统。因此，如何使稳压器可符合低电耗系统的要求并且可应付负载电流的剧烈变化则成为设计系统芯片的一个重点。

技术实现要素：

本发明提供一种系统芯片，其通过偏压电流可变的稳压器，使稳压器可符合低电耗系统的要求并且可应付负载电流的剧烈变化。

本发明的系统芯片，包括系统核心逻辑、稳压器、时脉产生器及系统平衡电路。稳压器耦接系统核心逻辑，接收电源电压，以提供操作电压至系统核心逻辑，且接收电流设定信号，以设定稳压器为低电流模式或高电流模式。时脉产生器提供参考时脉信号。系统平衡电路耦接于系统核心逻辑、稳压器及时脉产生器之间，以接收参考时脉信号，并且依据参考时脉信号提供电流设定信号至稳压器，以及提供系统时脉信号至系统核心逻辑，其中电流设定信号用以在系统时脉信号使能前设定稳压器为高电流模式，并且在系统时脉信号使能后设定稳压器为低电流模式。

基于上述，本发明实施例的系统芯片，在系统时脉信号使能前，稳压器受控于电流设定信号而操作于高电流模式，因此在系统核心逻辑受系统时脉信号的触发而启动时，所增加的负载电流对操作电压的影响会被降低(亦即抑制)，以确保系统核心逻辑可正常运作。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为依据本发明一实施例的系统芯片的系统示意图。

图2为依据本发明另一实施例的系统芯片的系统示意图。

图3为依据本发明另一实施例的系统芯片的波形示意图。

附图标号：

100、200：系统芯片

110：时脉产生器

120、220：系统平衡电路

130：稳压器

131：电流镜电路

140：系统核心逻辑

210：预载负载

and1：第一与门

and2：第二与门

and3：第三与门

dl1：第一延迟器

dl2：第二延迟器

dl3：第三延迟器

dl4：第四延迟器

dl5：第五延迟器

en：使能端

ibs：偏压电流

ild：负载电流

int1：第一反相器

int2：第二反相器

mib：偏压模式端

rclk：参考时脉信号

sclk：系统时脉信号

scs：电流设定信号

sen：使能信号

t1、t2、t3：期间

vdd：电源电压

vop：操作电压

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。

图1为依据本发明一实施例的系统芯片的系统示意图。请参照图1，在本实施例中，系统芯片100包括时脉产生器110、系统平衡电路120、稳压器130及系统核心逻辑140。时脉产生器110提供参考时脉信号rclk，其中参考时脉信号rclk的频率小于100khz。稳压器130耦接系统核心逻辑140，接收电源电压vdd，以提供操作电压vop至系统核心逻辑140，且稳压器130的偏压模式端mib接收电流设定信号scs，以设定稳压器130为低电流模式或高电流模式。

系统平衡电路120耦接于系统核心逻辑140、稳压器130及时脉产生器110之间，以接收参考时脉信号rclk，并且依据参考时脉信号rclk提供电流设定信号scs至稳压器130，以及依据参考时脉信号rclk提供系统时脉信号sclk至系统核心逻辑140。电流设定信号scs用以在系统时脉信号sclk使能前设定稳压器130为高电流模式，并且在系统时脉信号sclk使能后设定稳压器130为低电流模式。

依据上述，在系统时脉信号sclk使能前(亦即系统时脉信号sclk的上升缘之前)，稳压器130受控于电流设定信号scs而操作于高电流模式，亦即稳压器130的偏压电流提高，因此在系统核心逻辑140受系统时脉信号sclk的触发而启动时，所增加的负载电流对操作电压vop的影响会被降低(亦即抑制)，以确保系统核心逻辑140可正常运作。

在本实施例中。系统平衡电路120包括第一延迟器dl1、第二延迟器dl2、第一反相器int1及第一与门and1。第一延迟器dl1具有接收参考时脉信号rclk的输入端、以及提供系统时脉信号sclk的输出端。第二延迟器dl2具有耦接第一延迟器dl1的输出端、以及输出端。第一反相器int1具有耦接第二延迟器dl2的输出端的输入端、以及输出端。第一与门and1具有耦接第一反相器int1的输出端及时脉产生器110的多个输入端、以及提供电流设定信号scs的输出端。

依据上述，当参考时脉信号rclk为禁能(例如设定为接地电压)时，第一延迟器dl1及第二延迟器dl2会依时序逐个输出禁能准位(例如为接地电压)，以致于第一反相器int1会输出使能准位(例如电源电压vdd)。此时，第一与门and1输出具有禁能准位的电流设定信号scs，以设定稳压器130为低电流模式。

当参考时脉信号rclk为使能(例如设定为电源电压vdd)时，第一与门and1输出具有使能准位的电流设定信号scs，以设定稳压器130为高电流模式。此时，第一延迟器dl1及第二延迟器dl2会仍输出禁能准位。

接着，当第一延迟器dl1输出具有使能准位的系统时脉信号sclk时，系统核心逻辑140受系统时脉信号sclk的触发而启动。接着，当第二延迟器dl1输出使能准位时，第一反相器int1会输出禁能准位，以致于第一与门and1输出具有禁能准位的电流设定信号scs。依据电流设定信号scs的准位变化，稳压器130在系统时脉信号sclk使能前进入高电流模式，并且在系统时脉信号sclk使能后切换到为低电流模式，以反应于系统核心逻辑140的负载电流的变化，提供不同的偏压电流。

在本实施例中，系统平衡电路120是利用数字元件(例如延迟器、与门等)所构成。并且，第一延迟器dl1的延迟时间大于等于稳压器130由低电流模式切换至高电流模式的所需时间，并且第一延迟器dl1及第二延迟器dl2的延迟时间的总和会小于等于系统时脉信号sclk的使能期间的一半。

此外，由于系统时脉信号sclk的频率是相同于参考时脉信号rclk的频率，因此系统时脉信号sclk的频率也同样小于100khz。

在本实施例中，稳压器130内可配置电流镜电路131，以反应于电流设定信号scs提供不同的镜射倍数，藉此提供不同的偏压电压。进一步来说，当电流设定信号scs使能时，电流镜电路131的镜射倍数设定为最大值，以使稳压器130操作为高电流模式；当电流设定信号scs禁能时，电流镜电路131的镜射倍数设定为最小值，以使稳压器130操作为低电流模式。

图2为依据本发明另一实施例的系统芯片的系统示意图。请参照图1及图2，在本实施例中，系统芯片200与系统芯片100的不同之处在于预载负载210及系统平衡电路220，其中相似或相同元件使用相似或相同标号。在此，系统芯片200更包括预载负载210，预载负载210的使能端en接收使能信号sen，以对应使能信号sen而启动或关闭。其中，使能信号sen用以在系统时脉信号sclk使能前且稳压器130设定为高电流模式后启动预载负载210，并且使能信号sen用以在系统时脉信号sclk使能后关闭预载负载210。

在本实施例中，系统平衡电路220包括第三延迟器dl3、第四延迟器dl4、第五延迟器dl5、第二反相器int2、第二与门and2及第三与门and3。第三延迟器dl3具有接收参考时脉信号rclk的输入端、以及输出端。第四延迟器dl4具有耦接第三延迟器dl3的输出端的输入端、以及提供系统时脉信号sclk的输出端。第五延迟器dl5具有耦接第四延迟器dl4的输出端的输入端、以及输出端。第二反相器int2具有耦接第五延迟器dl5的输出端的输入端、以及输出端。第二与门and2具有耦接第二反相器int2的输出端及时脉产生器110的多个输入端、以及提供电流设定信号scs的输出端。第三与门and3具有耦接第二反相器int2的输出端及第三延迟器dl3的输出端的多个输入端、以及提供使能信号sen的输出端。

依据上述，当参考时脉信号rclk为禁能(例如设定为接地电压)时，第三延迟器dl3、第四延迟器dl4及第五延迟器dl5会依时序逐个输出禁能准位(例如为接地电压)，以致第二反相器int1会输出使能准位(例如电源电压vdd)。此时，第二与门and2输出具有禁能准位的电流设定信号scs，以设定稳压器130为低电流模式，并且第三与门and3输出具有禁能准位的使能信号sen，以关闭预载负载210。

当参考时脉信号rclk为使能(例如设定为电源电压vdd)时，第二与门and2输出具有使能准位的电流设定信号scs，以设定稳压器130为高电流模式。此时，第三延迟器dl3、第四延迟器dl4及第五延迟器dl5会仍输出禁能准位。

接着，当第三延迟器dl3输出使能准位时，第三与门and3输出具有使能准位的使能信号sen，以启动预载负载210。接着，当第四延迟器dl4输出具有使能准位的系统时脉信号sclk时，系统核心逻辑140受系统时脉信号sclk的触发而启动。接着，当第五延迟器dl5输出使能准位时，第二反相器int2会输出禁能准位，以致于第二与门and2输出具有禁能准位的电流设定信号scs，且第三与门and3输出具有禁能准位的使能信号sen。依据电流设定信号scs及使能信号sen的准位变化，在系统时脉信号sclk使能前，稳压器130进入高电流模式，并且预载负载210会启动；在系统时脉信号sclk使能后，稳压器130切换到为低电流模式，并且预载负载210会关闭，以反应于系统核心逻辑140的负载电流的变化，提供不同的偏压电流。

在本实施例中，系统平衡电路220是利用数字元件(例如延迟器、与门等)所构成。并且，第三延迟器dl3的延迟时间大于等于稳压器130由低电流模式切换至高电流模式的所需时间，第四延迟器dl4的延迟时间大于等于预载负载210启动的所需时间，并且第三延迟器dl3、第四延迟器dl4及第五延迟器dl5的延迟时间的总和会小于等于系统时脉信号sclk的使能期间的一半。

图3为依据本发明另一实施例的系统芯片的波形示意图。请参照图2及图3，在本实施例中，通过控制系统时脉信号sclk的时序，使稳压器130产生调适的偏压电流，使预载负载210调适地启动或关闭，以及系统平衡电路220提供调适的系统时脉信号sclk，藉此达到以低操作频率操作的低功耗系统的要求，并且能够节省电路成本及设计复杂性。

如图2所示电路，其操作方法为，当系统时脉信号slck送至系统核心逻辑140前，先将稳压器130的偏压电流切换至较大的电流，接着打开预载负载210，以使稳压器130的输出级晶体管(未绘示)切换至半开关状态。最后，才将系统时脉信号sclk送给系统核心逻辑140。当系统核心逻辑140运作完成后，便可将稳压器130的偏压电流切换至小电流，同时关闭预载负载，以达到使用极低功耗的情况下，系统芯片200能够安全稳定地使用低频时脉操作的需求。

如图3所示，实线为本发明实施例系统芯片200的电压电流波形，虚线为未使用系统芯片200的电压电流波形，其中操作电压vop例如为1.8伏(v)，偏压电流ibs如例以微安培(μa)为单元，负载电流ild如例以毫安培(ma)为单元。

以实线所示波形来看，由于在将系统时脉信号sclk送至系统核心逻辑140前，稳压器130的偏压电流已经被提高来增加响应速度(如期间t1所示)，再加上启动预载负载电流机制(如期间t2所示)，使得在系统时脉信号sclk送至系统核心逻辑140时(如期间t3所示)，稳压器130已经能迅速反应负载电流ild的剧烈变化，并且在负载电流ild回复低电流状态后，将稳压器130的偏压电流ibs降低至原来的低电流，并且关闭预载负载210，以降低系统芯片200的整体功耗。相对来说，以虚线所示波形来看，操作电压vop可能在负载电流ild剧烈变化时，稳压器130会因为响应速度不足，造成巨幅的压降，进而导致系统核心逻辑140异常而无法正常工作。

综上所述，本发明实施例的系统芯片，在系统时脉信号使能前，稳压器受控于电流设定信号而操作于高电流模式，因此在系统核心逻辑受系统时脉信号的触发而启动时，所增加的负载电流对操作电压的影响会被降低(亦即抑制)，以确保系统核心逻辑可正常运作。并且，配合预载负载在系统时脉信号使能前启动，更抑制负载电流对操作电压的影响。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。