用于低频惯性传感器校准系统的控制器的制作方法

本实用新型涉及传感器校准技术领域，尤其是涉及一种测量精度高，误差小，校准频率范围宽，可大幅度提升控制与校准装置的运算能力的用于低频惯性传感器校准系统的控制器。

背景技术：

目前的传感器校准系统绝大部分是以20Hz-2000Hz的频率范围进行校准的，该频率范围实现了大部分加速度传感器的校准功能，且该系统目前在国外或者是国内市场均已比较成熟，但还有一类低频惯性传感器，如采用MEMS可变电容式、压阻式的低频加速度传感器，由于低频惯性传感器校准技术局限，校准时间较久等问题，基本上生产此类传感器的厂家只对传感器20Hz以上的传感器灵敏度、频率响应进行标定，无法提供低频的传感器性能指标。

在低频惯性传感器校准系统中，控制器具有核心地位。在校准过程中，当振动频率很小的时候，加速度传感器无法满足振动测量，反之，位移传感器可以很好地满足测量需求。当振动频率变高之后，位移传感器无法实现精准测量，而加速度传感器又变得有优势。因此在低频惯性传感器校准系统的控制器中如何选择合适的传感器，以及在不同频率选择何种传感器和不同传感器切换成为研究的难点。

已有的控制器通过USB与PC机通讯，该通讯方式只能实现PC机与控制器有限距离的控制，使得PC机与控制器在空间上的分布关系受到很大的局限性，且一台PC机只能与一台控制器进行通信。

已有的低频惯性传感器校准系统控制器采用单处理器，导致运算能力有限，运算速度慢，精度低，导致在模拟校准振动环境时与真实的校准振动环境相差较大。

技术实现要素：

本实用新型的发明目的是为了克服现有技术中的低频惯性传感器校准系统控制器采用单一传感器作为输入信号，在某些振动范围内传感器无法工作在线性状态，传统控制器运算能力差的不足，提供了一种测量精度高，误差小，校准频率范围宽，可大幅度提升控制与校准装置的运算能力的用于低频惯性传感器校准系统的控制器。

为了实现上述目的，本实用新型采用以下技术方案：

一种用于低频惯性传感器校准系统的控制器，包括PC机和若干个控制器，每个控制器均包括加速度信号输入电路、控制信号输出电路、位移信号输入电路、FPGA模块、处理器DSP模块、W5300百兆网络接口和ARM嵌入式模块；FPGA模块分别与加速度信号输入电路、控制信号输出电路、位移信号输入电路、ARM嵌入式模块和处理器DSP模块电连接，ARM嵌入式模块分别与处理器DSP模块和W5300百兆网络接口，每个控制器的ARM嵌入式模块均与PC机电连接。

本实用新型的一台PC机与多个控制器在同一局域网(LAN)中，通过W5300接口与PC机通信，可以完成长距离通信的要求并通过一台PC机同时与多个控制器交互，既实现了远距离的控制，减小了在空间分布上的局限性，又实现一对多的控制。对于任一台控制器，按照PC机设定的工作方式独立工作，并保持与PC机的通讯。

对任一台控制器，其加速度信号输入电路和位移信号输入电路将传感器采集到的模拟信号传输到控制器内部，经过调理电路对信号进行调理，滤波、量程变换、耦合方式切换、差分与单端等处理。调理后的模拟信号经AD转换器转换为数字信号，数字信号再经FPGA模块传输到数字处理器DSP中。FPGA将控制信号从控制器的输出端输出。

本实用新型采用双传感器作为输入信号，测量精度高，误差小，校准频率范围宽；既实现了PC机与控制器的远距离通信，优化了系统空间结构与布局；又实现了一台PC机同时控制多台控制器，节省了硬件资源；能够大幅度提升控制与校准装置的运算能力。

作为优选，每个控制器均还包括SATA硬盘、RJ45显示接口和SDRAM；SATA硬盘、RJ45显示接口和SDRAM均与所述ARM嵌入式模块电连接。

作为优选，所述ARM嵌入式模块通过DDR总线与内存条连接。

作为优选，所述加速度信号输入电路包括与加速度传感器电连接的接口头、共模电感、第一继电器、第二继电器、偏置电压电路、第三继电器、低通滤波电路、差分放大器电路和开关电路；接口头、共模电感、第一继电器和第二继电器依次电连接，第二继电器分别与偏置电压电路、第三继电器和低通滤波电路电连接，低通滤波电路分别与差分放大器电路和开关电路电连接；差分放大器电路与FPGA模块电连接。

作为优选，偏置电压电路包括电解电容C1_2、电阻R9_2、电阻R8_2、二极管D6_2和电解电容C7_2；电解电容C1_2正极和二极管D6_2负极均与第二继电器电连接，电解电容C1_2正极与电阻R9_2一端电连接，二极管D6_2正极分别与电阻R8_2一端和电解电容C7_2正极电连接，电阻R9_2另一端、电解电容C7_2负极和电阻R8_2另一端均接地。

作为优选，位移信号输入电路包括与位移传感器电连接的输入接口、保护电路和与FPGA模块电连接的差动线路接收器；输入接口、保护电路和差动线路接收器依次电连接。

因此，本实用新型具有如下有益效果：采用双传感器作为输入信号，测量精度高，误差小，校准频率范围宽；既实现了PC机与控制器的远距离通信，优化了系统空间结构与布局；又实现了一台PC机同时控制多台控制器，节省了硬件资源；能够大幅度提升控制与校准装置的运算能力。

附图说明

图1是本实用新型的一种原理框图；

图2是本实用新型的加速度信号输入电路的左半部分的一种电路图；

图3是本实用新型的加速度信号输入电路的右半部分的一种电路图；

图4是本实用新型的位移信号输入电路的左半部分的一种电路图；

图5是本实用新型的位移信号输入电路的右半部分的一种电路图。

图中：加速度信号输入电路1、控制信号输出电路2、位移信号输入电路3、FPGA模块4、处理器DSP模块5、W5300百兆网络接口6、ARM嵌入式模块7、PC机8、SATA硬盘9、RJ45显示接口10、接口头11、共模电感12、第一继电器13、第二继电器14、偏置电压电路15、第三继电器16、低通滤波电路17、差分放大器电路18、开关电路19、输入接口31、保护电路32、差动线路接收器33、SDRAM 101、内存条102。

具体实施方式

下面结合附图和具体实施方式对本实用新型做进一步的描述。

如图1所示的实施例是一种用于低频惯性传感器校准系统的控制器，包括PC机8和多个控制器，每个控制器均包括加速度信号输入电路1、控制信号输出电路2、位移信号输入电路3、FPGA模块4、处理器DSP模块5、W5300百兆网络接口6和ARM嵌入式模块7；FPGA模块分别与加速度信号输入电路、控制信号输出电路、位移信号输入电路、ARM嵌入式模块和处理器DSP模块电连接，ARM嵌入式模块分别与处理器DSP模块和W5300百兆网络接口，每个控制器的ARM嵌入式模块均与PC机电连接。

每个控制器均还包括SATA硬盘9、RJ45显示接口10和SDRAM 101；SATA硬盘、RJ45显示接口和SDRAM均与所述ARM嵌入式模块电连接。ARM嵌入式模块通过DDR总线与内存条102连接。

如图2、图3所示，加速度信号输入电路包括与加速度传感器电连接的接口头11、共模电感12、第一继电器13、第二继电器14、偏置电压电路15、第三继电器16、低通滤波电路17、差分放大器电路18和开关电路19；接口头、共模电感、第一继电器和第二继电器依次电连接，第二继电器分别与偏置电压电路、第三继电器和低通滤波电路电连接，低通滤波电路分别与差分放大器电路和开关电路电连接；差分放大器电路与FPGA模块电连接。

偏置电压电路包括电解电容C1_2、电阻R9_2、电阻R8_2、二极管D6_2和电解电容C7_2；电解电容C1_2正极和二极管D6_2负极均与第二继电器电连接，电解电容C1_2正极与电阻R9_2一端电连接，二极管D6_2正极分别与电阻R8_2一端和电解电容C7_2正极电连接，电阻R9_2另一端、电解电容C7_2负极和电阻R8_2另一端均接地。

如图4、图5所示，位移信号输入电路包括与位移传感器电连接的输入接口31保护电路32和与FPGA模块电连接的差动线路接收器33；输入接口、保护电路和差动线路接收器依次电连接。

处理器DSP模块通过模拟的HPI总线方式与ARM嵌入式模块进行通信，ARM嵌入式模块与PC机通过Ethernet的方式进行交互，ARM嵌入式模块与W5300网络接口之间是通过EMIF接口实现。

加速度信号输入电路实现了将加速度传感器采集到的模拟信号进行保护、滤波、信号调理、模数转换，再将转换后的数字信号传送给FPGA模块，作为控制系统的反馈信号，实现闭环控制。其中，信号调理主要包括电荷/电压切换、单端/差分/ICP等切换选择、量程匹配、单端差分转换等。

控制信号输出电路包括DAC模块和调理电路；DAC模块与FPGA模块电连接。

控制信号输出电路是由FPGA模块将数字式的控制信号输出，经数模转换与信号调理后，以模拟信号的形式从控制器的输出端口输出，以实现对被控对象的控制。调理电路主要有通道切换、差分转单端、放大倍数选择、滤波、防冲击保护等。

位移信号输入电路，位移传感器主要用于测量位移量，并将所测量的数据以数字量的形式传送给数据处理芯片。

应理解，本实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。