一种功率管的线性稳压器的制作方法

本发明涉及线性稳压器技术领域，更具体地说，涉及一种功率管的线性稳压器。

背景技术：

线性稳压器因具有电路结构简单、占用芯片面积小和噪声低等优点，已成为电源管理芯片的重要组成部分。并且，由于线性稳压器能够为模数转换电路和射频电路等噪声敏感电路提供高精度、低噪声的电源，且结构相对简单，外围元器件少，因此，被广泛应用于片上系统芯片中。

传统的N型功率管的线性稳压器如图1所示，VREF为参考电压，VFB为输出端VOUT的分压采样电压，该线性稳压器通过运算放大器OP1和功率管MN1的负反馈调节作用使VFB＝VREF，VOUT＝VFB*(R1+R2)/R2＝VREF*(R1+R2)/R2，得到不随负载电流变化的稳定输出电压VOUT。

但是，由于运算放大器OP1由电源VIN供电，因此，其最大输出电压为VIN，要使功率管MN1工作在饱和区，则

式中，VG1为MN1的栅端电压，VGSN1为MN1管的栅源电压，WN1、LN1分别为MN1管的沟道宽度和长度，un为N掺杂载流子漂移率，Cox为栅氧电容，Vthn为N管的阈值电压。

由上述公式可知，当负载电流ILOAD比较大时，输出端VOUT输出的上限值会比较小，也就是说，对于传统的线性稳压器而言，负载电流越大，最大可输出稳定电压越小，从而极大限制了线性稳压器输出端VOUT的输出范围。

技术实现要素：

有鉴于此，本发明提供了一种功率管的线性稳压器，以解决传统的N型功率管的线性稳压器输出端的输出范围较小的问题。

为实现上述目的，本发明提供如下技术方案：

一种功率管的线性稳压器，包括高压运算放大器、升压模块、第一电阻、第二电阻和第一电容；

所述第一电阻的第一端与输出端相连，所述第一电阻的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地；

所述第一电容的第一端与所述输出端相连，所述第一电容的第二端接地；

所述功率管的第一端与电源端相连，所述功率管的第二端与所述输出端相连，所述功率管的控制端与所述高压运算放大器的输出端相连；

所述高压运算放大器的第一输入端与参考电压端相连，所述高压运算放大器的第二输入端与所述第一电阻的第二端相连，所述高压运算放大器的电源输入端与升压模块的输出端相连；

所述升压模块的输入端与所述电源端相连，所述升压模块用于对所述电源端的电压进行升压处理后传输至所述高压运算放大器的电源输入端。

可选地，所述升压模块为电荷泵模块，所述电荷泵模块的输出电压等于其输入电压的2倍。

可选地，所述高压运算放大器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第三电阻、第二电容和第三电容；

所述第一晶体管的第一端与所述第二晶体管的第一端相连，所述第一晶体管的控制端与所述高压运算放大器的第二输入端相连，所述第二晶体管的控制端与所述高压运算放大器的第一输入端相连；

所述第三晶体管的第一端与所述输出端相连，所述第三晶体管的第二端与所述第一晶体管的第一端相连，所述第三晶体管的控制端与所述第四晶体管的控制端相连，所述第四晶体管的第一端与所述输出端相连，所述第四晶体管的控制端与所述第四晶体管的第二端相连，所述第四晶体管的第二端与电流源的第一端相连，所述电流源的第二端接地；

所述第五晶体管的第一端与所述高压运算放大器的电源输入端相连，所述第五晶体管的控制端与所述第五晶体管的第二端相连，所述第五晶体管的第二端与所述第六晶体管的第二端相连，所述第六晶体管的控制端与所述第四晶体管的控制端相连，所述第六晶体管的第一端与所述第七晶体管的第二端相连，所述第七晶体管的第一端接地，所述第七晶体管的控制端与所述第八晶体管的控制端相连，所述第八晶体管的控制端与所述第八晶体管的第二端相连，所述第八晶体管的第二端与所述第一晶体管的第二端相连，所述第八晶体管的第一端接地；

所述第九晶体管的控制端与所述第九晶体管的第二端相连，所述第九晶体管的第二端与所述第二晶体管的第二端相连，所述第九晶体管的第一端接地，所述第十晶体管的控制端与所述第九晶体管的控制端相连，所述第十晶体管的第一端接地，所述第十晶体管的第二端与所述第十一晶体管的第一端相连，所述第十一晶体管的控制端与所述第三晶体管的控制端相连，所述第十一晶体管的第二端与所述第十二晶体管的第二端相连，所述第十二晶体管的控制端与所述第五晶体管的控制端相连，所述第十二晶体管的第一端与所述第五晶体管的第一端相连；

所述第十二晶体管的第二端与所述高压运算放大器的输出端相连，所述第三电阻的第一端与所述高压运算放大器的输出端相连，所述第三电阻的第二端与第二电容的第一端相连，所述第二电容的第二端接地；

所述第三电容的第一端与所述第一电阻的第一端相连，所述第三电容的第二端与所述第一电阻的第二端相连。

可选地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第十二晶体管为PMOS晶体管，所述第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管为NMOS晶体管。

可选地，所述第五晶体管、所述第六晶体管、所述第十一晶体管和所述第十二晶体管为高压晶体管。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的功率管的线性稳压器，升压模块的输入端与电源端相连，升压模块的输出端与高压运算放大器的电源输入端相连，升压模块用于对电源端的电压进行升压处理后传输至高压运算放大器的电源输入端，从而可以使得高压运算放大器获得更高的电压调整裕量，进而可以通过提供足够的驱动电压裕量的方式，来提高线性稳压器的输出范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统的N型功率管的线性稳压器的结构示意图；

图2为本发明实施例提供的功率管的线性稳压器的结构示意图；

图3为图2所示的高压运算放大器的结构示意图。

具体实施方式

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种功率管的线性稳压器，如图2所示，包括高压运算放大器HVOP1、升压模块Pump、第一电阻R1、第二电阻R2和第一电容C0。

其中，第一电阻R1的第一端与输出端VOUT相连，第一电阻R1的第二端与第二电阻R2的第一端相连，第二电阻R2的第二端接地；

第一电容C0的第一端与输出端VOUT相连，第一电容C0的第二端接地；

功率管MN1的第一端与电源端VIN相连，功率管MN1的第二端与输出端VOUT相连，功率管MN1的控制端与高压运算放大器HVOP1的输出端VG1相连；

高压运算放大器HVOP1的第一输入端VREF与参考电压端相连，高压运算放大器HVOP1的第二输入端VSNS与第一电阻R1的第二端相连，高压运算放大器HVOP1的电源输入端VHVPW与升压模块Pump的输出端相连；

升压模块Pump的输入端与电源端VIN相连，升压模块Pump用于对电源端VIN的电压进行升压处理后传输至高压运算放大器HVOP1的电源输入端VHVPW。

本发明实施例中，功率管为N型功率管，如NMOS管。当然，本发明并不仅限于此，在其他实施例中，功率管还可以为PMOS管。

可选地，本发明实施例中的升压模块Pump为电荷泵模块，该电荷泵模块的输出电压等于其输入电压的2倍。也就是说，该电荷泵模块的输入端的电压为VIN，输出端的电压VHVPW＝2×VIN。

为了解决传统N型功率管线性稳压器输出范围受限的缺陷，本发明提出了应用电荷泵模块给高压运算放大器供电的方式，来使得高压运算放大器获得更高的电压调整裕量，进而可以通过提供足够的驱动电压裕量的方式，来提高线性稳压器的输出范围。

本发明实施例中，高压运算放大器HVOP1的作用是通过负反馈环路调节输出端VG1的电压使得VSNS＝VREF。当VOUT<VREF*(R1+R2)/R2时，VSNS<VREF，此时，高压运算放大器HVOP1会调制输出端VG1的电压，使其升高，从而使得输出端VOUT的电压VOUT升高，并逐渐调整至VSNS＝VREF，此时VOUT＝VREF*(R1+R2)/R2。反之，当VOUT>VREF*(R1+R2)/R2时，VSNS>VREF，此时高压运算放大器HVOP1会调制输出端VG1的电压，使其降低，从而使得输出端VOUT的电压VOUT降低，并逐渐调整至VSNS＝VREF，此时，VOUT＝VREF*(R1+R2)/R2。

如图3所示，高压运算放大器HVOP1包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第三电阻R3、第二电容Cc和第三电容Cf。

其中，第一晶体管M1的第一端与第二晶体管M2的第一端相连，第一晶体管M1的控制端与高压运算放大器HVOP1的第二输入端VSNS相连，第二晶体管M2的控制端与高压运算放大器HVOP1的第一输入端VREF相连；

第三晶体管M3的第一端与输出端VOUT相连，第三晶体管M3的第二端与第一晶体管M1的第一端相连，第三晶体管M3的控制端与第四晶体管M4的控制端相连，第四晶体管M4的第一端与输出端VOUT相连，第四晶体管M4的控制端与第四晶体管M4的第二端相连，第四晶体管M4的第二端与电流源IB的第一端相连，电流源IB的第二端接地；

第五晶体管M5的第一端与高压运算放大器HVOP1的电源输入端VHVPW相连，第五晶体管M5的控制端与第五晶体管M5的第二端相连，第五晶体管M5的第二端与第六晶体管M6的第二端相连，第六晶体管M6的控制端与第四晶体管M4的控制端相连，第六晶体管M6的第一端与第七晶体管M7的第二端相连，第七晶体管M7的第一端接地，第七晶体管M7的控制端与第八晶体管M8的控制端相连，第八晶体管M8的控制端与第八晶体管M8的第二端相连，第八晶体管M8的第二端与第一晶体管M1的第二端相连，第八晶体管M8的第一端接地；

第九晶体管M9的控制端与第九晶体管M9的第二端相连，第九晶体管M9的第二端与第二晶体管M2的第二端相连，第九晶体管M9的第一端接地，第十晶体管M10的控制端与第九晶体管M9的控制端相连，第十晶体管M10的第一端接地，第十晶体管M10的第二端与第十一晶体管M11的第一端相连，第十一晶体管M11的控制端与第三晶体管M3的控制端相连，第十一晶体管M11的第二端与第十二晶体管M12的第二端相连，第十二晶体管M12的控制端与第五晶体管M5的控制端相连，第十二晶体管M12的第一端与第五晶体管M5的第一端相连；

第十二晶体管M12的第二端与高压运算放大器HVOP1的输出端VG1相连，第三电阻R3的第一端与高压运算放大器HVOP1的输出端VG1相连，第三电阻R3的第二端与第二电容Cc的第一端相连，第二电容Cc的第二端接地；

第三电容Cf的第一端与第一电阻R1的第一端相连，第三电容Cf的第二端与第一电阻R1的第二端相连。

其中，所述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第十二晶体管M12为PMOS晶体管，所述第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11为NMOS晶体管。需要说明的是，本发明实施例中的晶体管的第一端为源极或漏极，第二端为漏极或源极。

进一步地，所述第五晶体管M5、所述第六晶体管M6、所述第十一晶体管M11和所述第十二晶体管M12为高压晶体管，以使第七晶体管M7和第十晶体管M10不被击穿。此外，第三电容Cf为前馈电容，用来产生中频零点，补偿次极点。第三电阻R3和第二电容Cc构成了单极点单零点的补偿网络，使该线性稳压器有比较理想的相位裕度。

加入高压运算放大器HVOP1后线性稳压器的增益为：

其中，Aloop_gain为本发明实施例提供的线性稳压器的环路增益，gmP1、gmN1分别为第一晶体管M1和功率管MN1的跨导，roHVP6为第十二晶体管M12的等效输出阻抗，Rload为线性稳压器的等效负载。由上式可得本发明实施例提供的线性稳压器具有两级增益，因此，具有高精度的输出特点。

因为加入电荷泵模块后，功率管MN1的栅端电压VG1的最大输出电压为2VIN，所以由以上分析可得，本发明实施例提供的线性稳压器的最大输出电压为：

由上式可得，相比传统的线性稳压器，输出端VOUT的最大输出电压有了很大提升，即使在负载电流Isys比较大时，输出端VOUT的输出电压也可以达到VIN，从而提高了线性稳压器的输出范围。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。