1.一种功率管的线性稳压器，其特征在于，包括高压运算放大器、升压模块、第一电阻、第二电阻和第一电容；
所述第一电阻的第一端与输出端相连，所述第一电阻的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端接地；
所述第一电容的第一端与所述输出端相连，所述第一电容的第二端接地；
所述功率管的第一端与电源端相连，所述功率管的第二端与所述输出端相连，所述功率管的控制端与所述高压运算放大器的输出端相连；
所述高压运算放大器的第一输入端与参考电压端相连，所述高压运算放大器的第二输入端与所述第一电阻的第二端相连，所述高压运算放大器的电源输入端与升压模块的输出端相连；
所述升压模块的输入端与所述电源端相连，所述升压模块用于对所述电源端的电压进行升压处理后传输至所述高压运算放大器的电源输入端。
2.根据权利要求1所述的线性稳压器，其特征在于，所述升压模块为电荷泵模块，所述电荷泵模块的输出电压等于其输入电压的2倍。
3.根据权利要求1或2所述的线性稳压器，其特征在于，所述高压运算放大器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第三电阻、第二电容和第三电容；
所述第一晶体管的第一端与所述第二晶体管的第一端相连，所述第一晶体管的控制端与所述高压运算放大器的第二输入端相连，所述第二晶体管的控制端与所述高压运算放大器的第一输入端相连；
所述第三晶体管的第一端与所述输出端相连，所述第三晶体管的第二端与所述第一晶体管的第一端相连，所述第三晶体管的控制端与所述第四晶体管的控制端相连，所述第四晶体管的第一端与所述输出端相连，所述第四晶体管的控制端与所述第四晶体管的第二端相连，所述第四晶体管的第二端与电流源的第一端相连，所述电流源的第二端接地；
所述第五晶体管的第一端与所述高压运算放大器的电源输入端相连，所述第五晶体管的控制端与所述第五晶体管的第二端相连，所述第五晶体管的第二端与所述第六晶体管的第二端相连，所述第六晶体管的控制端与所述第四晶体管的控制端相连，所述第六晶体管的第一端与所述第七晶体管的第二端相连，所述第七晶体管的第一端接地，所述第七晶体管的控制端与所述第八晶体管的控制端相连，所述第八晶体管的控制端与所述第八晶体管的第二端相连，所述第八晶体管的第二端与所述第一晶体管的第二端相连，所述第八晶体管的第一端接地；
所述第九晶体管的控制端与所述第九晶体管的第二端相连，所述第九晶体管的第二端与所述第二晶体管的第二端相连，所述第九晶体管的第一端接地，所述第十晶体管的控制端与所述第九晶体管的控制端相连，所述第十晶体管的第一端接地，所述第十晶体管的第二端与所述第十一晶体管的第一端相连，所述第十一晶体管的控制端与所述第三晶体管的控制端相连，所述第十一晶体管的第二端与所述第十二晶体管的第二端相连，所述第十二晶体管的控制端与所述第五晶体管的控制端相连，所述第十二晶体管的第一端与所述第五晶体管的第一端相连；
所述第十二晶体管的第二端与所述高压运算放大器的输出端相连，所述第三电阻的第一端与所述高压运算放大器的输出端相连，所述第三电阻的第二端与第二电容的第一端相连，所述第二电容的第二端接地；
所述第三电容的第一端与所述第一电阻的第一端相连，所述第三电容的第二端与所述第一电阻的第二端相连。
4.根据权利要求3所述的线性稳压器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第十二晶体管为PMOS晶体管，所述第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管为NMOS晶体管。
5.根据权利要求4所述的线性稳压器，其特征在于，所述第五晶体管、所述第六晶体管、所述第十一晶体管和所述第十二晶体管为高压晶体管。