1.一种soc大电流驱动线性限制电路，其特征在于，包括端口in、端口sel和端口out，端口in为输入电流开关控制端，控制电路开启或关闭电流；端口sel为输入电流方向控制端，控制端口out流入或流出电流；还包括电压偏置模块、电流产生模块和输出控制模块，端口in设置在电流产生模块，端口sel设置在输出控制模块，端口out设置在输出控制模块；电压偏移模块的偏置电压信号vbp和vbn与电流产生模块对应的vbp和vbn端口连接，电流产生模块的输出端ib连接输出控制模块的对应端口ib。
2.根据权利要求1所述的一种soc大电流驱动线性限制电路，其特征在于，电流产生模块电路中电流是线性变化电流。
3.根据权利要求2所述的一种soc大电流驱动线性限制电路，其特征在于，电压偏置模块包括p型晶体管p2、n型晶体管n0和电阻r1，p型晶体管p2和n型晶体管n0的漏极和栅极均短接，p型晶体管p2的源极连接电源，p型晶体管p2的漏极连接电阻r1的一端，p型晶体管p2的栅极连接输出偏置电压信号vbp，电阻r1的另一端连接n型晶体管n0的漏极，n型晶体管n0的源极接地，n型晶体管n0的栅极连接输出偏置电压信号vbn。
4.根据权利要求2所述的一种soc大电流驱动线性限制电路，其特征在于，电流产生模块包括p型晶体管p1、p3、p4、p5，n型晶体管n1、n2，电容c1和电阻r2组成；电路的输入端口连接p型晶体管p1的栅极和n型晶体管n2的栅极，p型晶体管p1的源极连接电源，p型晶体管p1的漏极连接p型晶体管p3的源极，p型晶体管p3的栅极连接电压偏置模块的输出信号vbp，p型晶体管p3的源极连接p型晶体管p4的源极和电容c1的一端，电容c1的另一端连接电源，p型晶体管p4的漏极n型晶体管n1的漏极，n型晶体管n1的源极连接n型晶体管n2的漏极，n型晶体管n1的栅极连接电压偏置模块的输出信号vbn，n型晶体管n2的源极接地，p型晶体管p4的栅极连接p型晶体管p5的栅极，p型晶体管p5的源极连接电阻r2的一端，电阻r2的另一端连接电源，p型晶体管p5的漏极连接电流产生模块的输出端ib，p型晶体管p4的漏极和栅极短接，p型晶体管p4和p5组成镜像电流电路。
5.根据权利要求2所述的一种soc大电流驱动线性限制电路，其特征在于，输出控制模块包括p型晶体管p6、p7、p8和n型晶体管n3、n4、n5、n6；n型晶体管n3的漏极连接电流产生模块的输出端ib，n型晶体管n3的栅极连接n型晶体管n4的栅极，n型晶体管n4的漏极与n型晶体管n5的栅极和p型晶体管p6的漏极均连接，p型晶体管p6的栅极和p型晶体管p7的栅极连接，p型晶体管p7的漏极连接p型晶体管p8的源极，p型晶体管p8的栅极和n型晶体管n6的栅极均连接电路的输入端sel，p型晶体管p8的漏极与n型晶体管n6的漏极均连接电路的输出端out，n型晶体管n6的源极连接n型晶体管n5的漏极，n型晶体管n3、n4、n5的源极均接地，p型晶体管p6、p7的源极均连接电源，n型晶体管n3、n4和p型晶体管p6的漏极和栅极均短接，n型晶体管n4和n5，p型晶体管p6和p7均组成镜像电流电路。
6.根据权利要求5所述的一种soc大电流驱动线性限制电路，其特征在于，所述镜像电流电路对称连接的两个晶体管的栅极连接，两个晶体管中的电流相同。
7.根据权利要求6所述的一种soc大电流驱动线性限制电路，其特征在于，所述晶体管是mos管。