一种芯片管脚电路、芯片及装置的制作方法

本发明涉及集成电路技术领域，尤其涉及一种芯片管脚电路和包含其的芯片及装置。

背景技术：

随着信息技术的发展，芯片需要集成的功能越来越多，需要对更多的数字控制信号或模拟信号进行接收和转换，芯片的管脚数量也越来越多，进行信号接收和转换的功耗也越来越大。

技术实现要素：

本发明解决的问题是在不影响芯片管脚电路接收信号以及转换信号的同时，达到节约功耗的目的。

为解决上述问题，本发明实施例提供一种芯片管脚电路，其包括：：芯片管脚、基准电压电路、比较电路，其中，所述比较电路包括多个比较器，每一所述比较器连接所述芯片管脚并从所述芯片管脚接收第一信号，所述基准电压电路生成多个基准电压并分别输出至对应的所述比较器，一所述比较器比较所述第一信号和所述基准电压，生成第一控制信号并传输至芯片内部电路和另一所述比较器，控制所述芯片内部电路和另一所述比较器。

本发明实施例还提供了一种芯片，包括上述芯片管脚电路。

本发明实施例还提供了一种装置，包括上述芯片管脚电路。

与现有技术相比，本发明至少具有以下优点之一：

本发明实施例提供的芯片管脚电路通过一个比较器对另一比较器进行控制，在芯片管脚接收信号后，可以仅开启部分比较器就实现对信号传输的控制和转换，对比现有技术中比较器需全部开启对接收的信号进行检测后再转换的技术方案，本发明实施例的技术方案可以在不影响芯片管脚电路接收信号以及转换信号的同时，实现节约功耗的目的。

附图说明

参考下面的附图描述了本公开的非限制性和非穷举的实施例，除非另有说明，其中贯穿各个附图相同附图标记指代相同部件。图中的组件并非按比例绘制，并且可能在比例外绘制以促进对本公开的实施例的理解的方便。

图1是现有技术中一种芯片管脚电路的示意图；

图2是本发明一实施例提供的芯片管脚电路的示意图；

图3是图2提供的芯片管脚电路中的比较器电路的示意图；

图4是本发明另一实施例提供的芯片管脚电路的示意图；

图5是图4提供的芯片管脚电路中的比较器电路的示意图。

具体实施方式

为了说明本发明的一般原理而进行以下描述，并不意味着限制本文所要求保护的发明构思。此外，本文描述的特定特征可以与各种可能的组合和排列中的每一种中的其它描述的特征结合使用。

除非本文另有具体的定义，否则所有术语将被给予其最广泛的解释，包括本说明书所暗示的含义以及本领域技术人员所理解的含义和/或如词典、论文等中所定义的。为详细说明本发明的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。

请参阅图1，图1是现有技术中一种芯片管脚电路的示意图，包括芯片的某一管脚pwr_ab；一比较基准电压产生电路，其包括一直流电源vdd以及一与直流电源vdd并联连接的串联支路，所述串联支路由六个阻值相等的电阻r串联构成，所述六个电阻r分别为电阻r10、电阻r20、电阻r30、电阻r40、电阻r50以及电阻r60，直流电源vdd的正极端与电阻r10连接，直流电源vdd的负极端与电阻r60连接；实际上，其利用电阻分压方法来产生第一基准电压vref1及第二基准电压vref2；一上拉电阻rp，其一端与直流电源vdd连接，另一端与管脚pwr_ab连接；一第一电压比较器a1，其反相端连接在所述串联支路的电阻r10与电阻r20之间以获取第一基准电压，即第一基准电压为直流电源vdd的六分之五，其同相端与管脚pwr_ab连接，其用于将第一基准电压与管脚pwr_ab的输入电压进行比对后，输出第一电平信号ab至所述芯片的内部电路。现有技术中每一个电压比较器根据管脚的输入电压独立进行比较然后输出电平信号至芯片的内部电路，从而使一个芯片的管脚实现芯片原来多个管脚的功能，即芯片管脚每接收到一个信号，所有比较器均需要开启对该信号进行比对然后输出控制信号至芯片内部电路，这种方式功耗较高且耗时。

下面结合附图对本发明的实施方式进行说明。如图2所示，图2是本发明一实施例提供的芯片管脚电路的示意图，包括：芯片管脚vin、基准电压电路1、比较电路3、比较电路控制电路2，其中，比较电路3连接芯片管脚vin并从芯片管脚vin接收第一信号，基准电压电路1生成基准电压并输出至比较电路3，比较电路3比较第一信号和基准电压，生成第一控制信号并传输至芯片内部电路模块和比较电路控制电路2，比较电路控制电路2接收第一控制信号并生成控制比较电路的第二控制信号。基准电压电路1利用电阻分压方法产生n个比较参考电压vref1~vrefn分别给n个比较器，本实施例中基准电压电路1包括第一直流电源vss、接地端及串联在第一直流电源vss和接地端间的多个等阻值电阻r1~r4，产生第一基准电压vref1、第二基准电压vref2、第三基准电压vref3，即第一基准电压vref1为直流电源vss的四分之三，第二基准电压vref2为直流电源vss的四分之二，第三基准电压vref3为直流电源vss的四分之一，本实施例仅为示例，电阻分压也可根据需要调整为多个串联或并联电阻产生一个基准电压。

比较电路3包括n（n>1）个比较器，第m（1<m<n）个比较器包括第一输入端v+、第二输入端v-、控制端ven和第一输出端coutm，第一输入端v+连接至芯片管脚vin接收第一信号，控制端ven连接至比较电路控制电路2接收第二控制信号，第二输入端v-连接至基准电压电路1接收基准电压，第一输出端coutm输出第一控制信号至芯片内部电路和比较电路控制电路2，分别控制芯片内部电路和第m+1个比较器。如图2，本实施例以3个比较器为例，第1个比较器c1包括第一输入端v+、第二输入端v-、控制端ven和第一输出端cout1，第一输入端v+连接至芯片管脚vin接收第一信号，控制端ven连接至外部电路接收第三控制信号en，第二输入端v-连接至基准电压电路1接收基准电压，第一输出端cout1输出一控制信号至芯片内部电路和比较电路控制电路2，分别控制芯片内部电路和第2个比较器。第2个比较器c2包括第一输入端v+、第二输入端v-、控制端ven和第一输出端cout2，第一输入端v+连接至芯片管脚vin接收第一信号，控制端ven连接至比较电路控制电路2接收控制信号，第二输入端v-连接至基准电压电路1接收基准电压，第一输出端cout2输出一控制信号至芯片内部电路模块和比较电路控制电路2，分别控制芯片内部电路和第3个比较器。最后一个比较器，即第3个比较器c3包括第一输入端v+、第二输入端v-、控制端和第一输出端cout3，第一输入端v+连接至芯片管脚vin接收第一信号，控制端ven连接至比较电路控制电路2接收控制信号，第二输入端v-连接至基准电压电路1接收基准电压，第一输出端cout3输出第一控制信号至芯片内部电路模块，控制芯片内部电路。

本实施例中，比较电路控制电路包括n-1个逻辑控制器，每一所述逻辑控制器包括第三输入端和第二输出端，所述逻辑控制器的所述第三输入端连接一所述比较器接收所述第一控制信号，所述第二输出端输出第二控制信号至另一所述比较器，控制另一所述比较器。请继续参考图2，比较电路控制电路2包括2个逻辑控制器，第1个逻辑控制器inv1的输入端连接至第1个比较器的第一输出端cout1接收一控制信号，输出端输出另一控制信号至第2个比较器的控制端ven，第2个逻辑控制器inv2的输入端连接至第2个比较器的第一输出端cout2接收一控制信号，输出端输出另一控制信号至第3个比较器的控制端ven。

在图2的示例中，第一基准电压vref1>第二基准电压vref2>第三基准电压vref3，同时基准电压vref1~vref3分别连接至比较器c1~c3的第二输入端v-，比较器c1~c3的第一输入端v+连接至芯片管脚vin接收第一信号。当第一信号电压大于第一基准电压vref1时，比较器c1输出高电平，由于第一基准电压vref1>第二基准电压vref2>第三基准电压vref3，比较器c2与比较器c3同样输出高电平。

从上面的分析可以看到，当比较器c1的输出端为高电平，可以确定此时比较器c2与比较器c3的输出端为高电平。因此，在这种工作状态下可以只开比较器c1，可以利用比较器c1的输出来控制比较器c2与c3的上电使能以及逻辑输出，使得比较器c2与c3关闭，从而实现输出结果不变的情况下降低功耗的目的。

请参考图3，图3是图2提供的芯片管脚电路中的比较器电路的示意图。比较器包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第二直流电源vdd、接地端gnd和输出端vout，其中，第一晶体管m1的漏极连接基准电压电路，第一晶体管m1的源极连接第二晶体管m2的漏极，第一晶体管m1的栅极接收控制信号en，第二晶体管m2的栅极和其漏极连接，第二晶体管m2的源极连接接地端gnd，第二晶体管m2的栅极还与第三晶体管m3的漏极、第四晶体管m4的栅极连接，第三晶体管m3的栅极接收控制信号en_n，第三晶体管m3的源极连接接地端gnd，第四晶体管m4的源极连接接地端gnd，第四晶体管m4的漏极与第五晶体管m5的源极、第六晶体管m6的源极连接，第五晶体管m5的栅极、第六晶体管m6的栅极均与芯片管脚连接，第五晶体管m5的漏极连接第七晶体管m7的漏极，第六晶体管m6的漏极与第八晶体管m8的漏极连接，第七晶体管m7的栅极与第八晶体管m8的栅极、第九晶体管m9的漏极连接，第七晶体管m7的栅极还与其漏极连接，第七晶体管m7的源极连接第二直流电源vdd，第八晶体管m8的源极连接第二直流电源vdd，第九晶体管m9的栅极接收控制信号en，第九晶体管m9的源极连接第二直流电源vdd，第十晶体管m10的栅极接收控制信号en，第十晶体管m10的源极连接第二直流电源vdd，第十晶体管m10的漏极与第十一晶体管m11的栅极、第十二晶体管m12的栅极、第六晶体管m6的漏极、第八晶体管m8的漏极连接，第十一晶体管m11的源极连接第二直流电源vdd，第十一晶体管m11的漏极与第十二晶体管m12的漏极、第十三晶体管m13的栅极、第十四晶体管m14的栅极连接，第十二晶体管m12的源极连接接地端gnd，第十三晶体管m13的源极连接第二直流电源vdd，第十三晶体管m13的漏极与第十四晶体管m14的漏极、输出端cout连接，第十四晶体管m14的源极连接接地端gnd。其中，控制信号en与控制信号en_n互为反相信号，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第十二晶体管m12和第十四晶体管m14为nmos（nmos：n-metal-oxide-semiconductor，n型金属氧化物半导体）晶体管，第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十三晶体管m13为pmos（pmos：p-metal-oxide-semiconductor，p型金属氧化物半导体）晶体管。

当控制信号en接高电平时，比较器正常工作；当控制信号en接低电平时，由于在断电时第四晶体管m4与第八晶体管m8分别受控制信号en信号以及控制信号en_n控制而截止，比较器第五晶体管m5和第六晶体管m6从而断电停止工作，第十晶体管m10在控制信号en为低电平时导通，从而将v1p点连接至高电平vdd，v1p通过由第十一晶体管m11~第十四晶体管m14组成的两级反相器使得输出端cout在断电时输出为高电平，第十一晶体管m11~第十四晶体管m14组成的两级反相器可以对电波整形，减小干扰，保证逻辑正确。

图3结合图2分析可知，当第一信号电压>第一基准电压vref1时，比较器c1输出端cout1为高电平，输出端cout1将此输出信号传送给芯片内部电路模块，同时送给比较电路控制电路2，比较电路控制电路2为两组反相器，由于输出端cout1输出为高电平，经过反相器后为低电平，将此低电平输入给比较器c2的控制端ven后，比较器c2关闭，同时比较器c2输出端cout2也输出高电平；同理，输出端cout2输出的高电平经过比较电路控制电路2连接至比较器c3的控制端ven后使得比较器c3关闭，同时输出端cout3输出高电平。

当第一基准电压vref1>第一信号电压>第二基准电压vref2>第三基准电压vref3时，同样由图2分析可知，此时比较器c1工作，输出端cout1输出低电平，比较器c2的控制端ven接输出端cout1反相输出的高电平，比较器c2正常工作，由于第一信号电压>第二基准电压vref2，输出端cout2输出高电平，比较器c3控制端ven接输出端cout2反相输出的低电平，比较器c3断电，输出端cout3输出高电平。

当第一基准电压vref1>第二基准电压vref2>第一信号电压>第三基准电压vref3时，同样由图2分析可知，此时比较器c1工作输出低电平，比较器c2正常工作，由于第二基准电压vref2>第一信号电压，输出端cout2输出低电平，比较器c3控制端ven接输出端cout2反相输出的高电平，比较器c3正常工作，由于第一信号电压>第三基准电压vref3，通过比较，输出端cout3输出高电平。

当第一基准电压vref1>第二基准电压vref2>第三基准电压vref3>第一信号电压时，同样由图2分析可知，此时比较器c1工作输出低电平，比较器c2正常工作，输出端cout2输出低电平，比较器c3控制端ven接输出端cout2反相输出的高电平，比较器c3正常工作，由于由于第三基准电压vref3>第一信号电压，通过比较，输出端cout3输出低电平。

此外，当系统需要关闭接口电路时，通过将比较器c1的控制端ven接低电平，可以使比较器c1断电，输出高电平；比较器c2的控制端ven接输出端cout1反相后输出的低电平，比较器c2断电，输出高电平；比较器c3的控制端ven接输出端cout2反相后输出的低电平，比较器c3断电，输出高电平，从而实现了整个接口电路的比较器均断电关闭的目的，实现不影响接口电路功能以及输出结果的同时，达到节约功耗的目的。

请参考图4，图4是本发明另一实施例提供的芯片管脚电路的示意图，包括：芯片管脚vin、基准电压电路1、比较电路3、比较电路控制电路2，其中，比较电路3连接芯片管脚vin并从芯片管脚vin接收第一信号，基准电压电路1生成基准电压并输出至比较电路3，比较电路3比较第一信号和基准电压，生成第一控制信号并传输至芯片内部电路模块和比较电路控制电路2，比较电路控制电路2接收第一控制信号并生成控制比较电路的第二控制信号。基准电压电路1利用电阻分压方法产生n个比较参考电压vref1~vrefn分别给n个比较器，本实施例中基准电压电路1包括第一直流电源vss及与第一直流电源vss串联的多个等阻值电阻r1~r4，产生第一基准电压vref1、第二基准电压vref2、第三基准电压vref3，即第一基准电压vref1为直流电源vss的四分之一，第二基准电压vref2为直流电源vss的四分之二，第三基准电压vref3为直流电源vss的四分之三，本实施例仅为示例，电阻分压也可根据需要调整为多个串联或并联电阻产生一个基准电压。

本实施例中比较电路3实施方式请参考上一实施例的比较电路。本实施例中的比较电路控制电路2不对第一控制信号进行反相处理，即比较电路控制电路2输出的第二控制信号与输入的第一控制信号同相，图4中的实施方式是直接连接相邻两比较器的输出端与控制端，当然也可以在相邻两比较器的输出端与控制端间连接一两级反相器，对信号进行整形，减少干扰，还能保证逻辑正确。

请参考图5，图5是图4提供的芯片管脚电路中的比较器电路的示意图，本实施例中的比较器包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第二直流电源vdd、接地端gnd和输出端vout，其中，第一晶体管m1的漏极连接基准电压电路，第一晶体管m1的源极连接第二晶体管m2的漏极，第一晶体管m1的栅极接收控制信号en，第二晶体管m2的栅极和其漏极连接，第二晶体管m2的源极连接接地端gnd，第二晶体管m2的栅极还与第三晶体管m3的漏极、第四晶体管m4的栅极连接，第三晶体管m3的栅极接收控制信号en_n，第三晶体管m3的源极连接接地端gnd，第四晶体管m4的源极连接接地端gnd，第四晶体管m4的漏极与第五晶体管m5的源极、第六晶体管m6的源极连接，第五晶体管m5的栅极、第六晶体管m6的栅极均与芯片管脚连接，第五晶体管m5的漏极连接第七晶体管m7的漏极，第六晶体管m6的漏极与第八晶体管m8的漏极连接，第七晶体管m7的栅极与第八晶体管m8的栅极、第九晶体管m9的漏极连接，第七晶体管m7的栅极还与其漏极连接，第七晶体管m7的源极连接第二直流电源vdd，第八晶体管m8的源极连接第二直流电源vdd，第九晶体管m9的栅极接收控制信号en，第九晶体管m9的源极连接第二直流电源vdd，第十晶体管m10的栅极接收控制信号en_n，第十晶体管m10的源极连接接地端gnd，第十晶体管m10的漏极与第十一晶体管m11的栅极、第十二晶体管m12的栅极、第六晶体管m6的漏极、第八晶体管m8的漏极连接，第十一晶体管m11的源极连接第二直流电源vdd，第十一晶体管m11的漏极与第十二晶体管m12的漏极、第十三晶体管m13的栅极、第十四晶体管m14的栅极连接，第十二晶体管m12的源极连接接地端gnd，第十三晶体管m13的源极连接第二直流电源vdd，第十三晶体管m13的漏极与第十四晶体管m14的漏极、输出端cout连接，第十四晶体管m14的源极连接接地端gnd。其中，控制信号en与控制信号en_n互为反相信号，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第十晶体管m10、第十二晶体管m12和第十四晶体管m14为nmos晶体管，第七晶体管m7、第八晶体管m8、第九晶体管m9、第十一晶体管m11、第十三晶体管m13为pmos晶体管。

当控制信号en接高电平时，比较器正常工作；当控制信号en接低电平时，由于在断电时第四晶体管m4与第八晶体管m8分别受控制信号en信号以及控制信号en_n控制而截止，比较器第五晶体管m5和第六晶体管m6从而断电停止工作，第十晶体管m10在控制信号en_n为低电平时导通，从而将v1p点连接至低电平gnd，v1p通过由第十一晶体管m11~第十四晶体管m14组成的两级反相器使得输出端cout在断电时输出为低电平。

图5结合图4分析可知，当第一信号电压<第一基准电压vref1时，比较器c1输出端cout1为低电平，输出端cout1将此输出信号传送给芯片内部电路模块，同时送给比较电路控制电路2，由于输出端cout1输出为低电平，经过比较电路控制电路2仍为低电平，将此低电平输入给比较器c2的控制端ven后，比较器c2关闭，同时比较器c2输出端cout2也输出低电平；同理，输出端cout2输出的低电平经过比较电路控制电路2连接至比较器c3的控制端ven后使得比较器c3关闭，同时输出端cout3输出低电平。

当第一基准电压vref1<第一信号电压<第二基准电压vref2<第三基准电压vref3时，同样由图4分析可知，此时比较器c1工作，输出端cout1输出高电平，比较器c2的控制端ven接输出端cout1输出的高电平，比较器c2正常工作，由于第一信号电压<第二基准电压vref2，输出端cout2输出低电平，比较器c3控制端ven接输出端cout2输出的低电平，比较器c3断电，输出端cout3输出低电平。

当第一基准电压vref1<第二基准电压vref2<第一信号电压<第三基准电压vref3时，同样由图4分析可知，此时比较器c1工作输出高电平，比较器c2正常工作，由于第二基准电压vref2<第一信号电压，输出端cout2输出高电平，比较器c3控制端ven接输出端cout2输出的高电平，比较器c3正常工作，由于第一信号电压<第三基准电压vref3，通过比较，输出端cout3输出低电平。

当第一基准电压vref1<第二基准电压vref2<第三基准电压vref3<第一信号电压时，同样由图4分析可知，此时比较器c1工作输出高电平，比较器c2正常工作，输出端cout2输出高电平，比较器c3控制端ven接输出端cout2输出的高电平，比较器c3正常工作，由于由于第三基准电压vref3<第一信号电压，通过比较，输出端cout3输出高电平。

此外，当系统需要关闭接口电路时，通过将比较器c1的控制端ven接低电平，可以使比较器c1断电，输出低电平；比较器c2的控制端ven接输出端cout1输出的低电平，比较器c2断电，输出低电平；比较器c3的控制端ven接输出端cout2后输出的低电平，比较器c3断电，输出低电平，从而实现了整个接口电路的比较器均断电关闭的目的，实现不影响接口电路功能以及输出结果的同时，达到节约功耗的目的。

本发明实施例还提供了一种芯片，包括上述任一实施例提供的芯片管脚电路。

本发明实施例还提供了一种装置，包括上述任一实施例提供的芯片管脚电路。

除非上下文清楚地要求，否则贯穿本说明书及权利要求书中的词语“包括”、“包含”等被解释为具有包容性的含义，而不是排他或者穷举的含义；也就是说，是“包括，但不限于”的含义。词语“耦接”，如通常这里所使用的，指代两个或多个元件可以是直接连接，或者通过一个或多个中间元件连接。另外，词语“这里”、“上述”、“下文”等，当用在本申请中时，应指本申请的整体并且并非指本申请的任何特定部分。当上下文允许时，上述具体实施方式中使用的单数或复数的词语也可以分别包括复数或者单数。词语“或者”参考两个或多个项目的列表，这个词语涵盖了词语的所有下列解释：列表中的任何项目、列表中的所有项目、以及列表中的项目的任意组合。

这里提供的本发明的教导可以应用到其它系统、而不必须是上述的系统。上述的各个实施例的元件和动作可以组合以提供更进一步的实施例。

虽然本发明的一些实施例已被描述，这些实施例已经仅以示例提出，并且不旨在限制本发明的范围。的确，本文所述的新方法和系统可能以各种其它形式体现；此外，可以进行各种省略、替代和改变这里所述的方法和系统的形式，而不脱离本发明的精神。所附权利要求及其等同旨在覆盖这些形式或变型以落入本发明的范围和精神内。