一种多核芯片、以及多核芯片的调试方法与流程

本发明涉及计算机控制，特别是涉及一种多核芯片、以及多核芯片的调试方法。

背景技术：

1、相关技术中，多核芯片高负载工作容易引起ir压降(ir drop)，导致瞬间电压下降，影响芯片的性能和功能。为了解决这个问题，通常需要根据负载情况动态地调节供电电压，以补偿ir-drop。然而，动态调节供电电压会导致芯片功耗上升。

技术实现思路

1、为了解决上述问题至少之一，本发明第一个实施例提供一种多核芯片，

2、包括至少一个分区，所述分区包括控制单元和多个内核单元，其中，

3、所述内核单元，包括采集电路，所述采集电路用于确定所述内核单元启动产生的压降；

4、所述控制单元，与各所述内核单元的采集电路连接，用于根据所述采集电路确定的所述压降确定所述多个内核单元的启动间隔周期，所述多个内核单元根据所述启动间隔周期进行启动。本实施例通过设置在各内核单元中的采集电路确定各内核单元启动产生的压降，并通过控制单元根据所述压降确定各内核单元的启动间隔周期，再根据启动间隔周期进行启动，能够在保持芯片供电电压不变的基础上降低ir压降。即本实施例通过设置在各内核单元的启动间隔周期将同一分区内各内核单元的启动时间错开，从而避免相关技术中因各内核单元同时启动引起的大负载和大电流导致的ir压降问题，有效降低芯片的ir压降，提升芯片的稳定性。

5、进一步的，所述采集电路还用于采集所述内核单元的振荡频率；

6、所述控制单元，还用于根据电压-频率对照表和所述多个内核单元的振荡频率确定目标电压值，并根据所述目标电压值确定所述启动间隔周期，所述电压-频率对照表存储在所述控制单元中。

7、本实施例通过设置在各内核单元中的采集电路将各内核单元的目标电压值表征为振荡频率，再通过存储在控制单元的电压-频率对照表将振荡频率转换为目标电压值，从而根据目标电压值确定启动间隔周期。

8、进一步的，所述控制单元还用于根据所述启动间隔周期形成启动周期表，并根据所述启动周期表配置所述内核单元的寄存器。

9、本实施例通过将启动间隔周期形成启动周期表并设置在各内核单元的寄存器，便于各内核单元的启动间隔周期的调整和修改，提高了多核芯片启动间隔周期调整的灵活性。

10、进一步的，所述控制单元还用于在所述各分区的多个内核单元空载状态的启动过程中，根据预设置的多个电压检测值获取所述多个内核单元的振荡频率，生成并存储所述电压-频率对照表。

11、本实施例中，在多个内核单元空载状态启动过程中，利用采集电路分别获取多个电压检测值下的内核单元的震荡频率，以形成作为调整各内核单元的启动间隔周期的基础的电压-频率对照表，能够准确衡量各内核单元的目标电压值。

12、进一步的，所述采集电路包括与非门、偶数个非门、缓冲非门和采样单元，其中

13、所述与非门包括第一输入端、第二输入端和输出端，所述与非门的第一输入端接入使能信号，所述与非门的第二输入端和输出端、与所述偶数个非门首尾相接形成环形振荡器；

14、所述缓冲非门包括输入端和输出端，所述缓冲非门的输入端接入所述环形振荡器输出的振荡信号；

15、所述采样单元包括第一输入端、第二输入端和输出端，所述采样单元的第一输入端与所述缓冲非门的输出端连接，所述采样单元的第二输入端接入预设置的时钟信号，所述采样单元的输出端与所述控制单元连接。

16、进一步的，所述采样单元包括计数器，

17、所述采样单元根据接入的时钟信号形成采集周期、在采集周期中通过所述计数器采集所述振荡信号的数量，根据所述采集周期和所述振荡信号的数量确定所述振荡频率。

18、本实施例的采集电路通过与非门接入所属内核单元的工作电压，并利用门电路的固有传输延迟时间将与非门和偶数个非门首尾相接形成环形振荡器，在接入所述内核单元的工作电压的情况下输出振荡信号，再利用缓冲非门和采样单元采集振荡信号、并通过计数器将采集周期内的振荡信号的数量转换为振荡频率输出至控制单元，即将各内核单元的工作电压表征为振荡频率，使得控制单元根据振荡频率和电压-频率对照表能够简单有效地获取各内核单元的工作电压。

19、进一步的，所述环形振荡器输出的振荡信号的频率至少大于所述预设置的时钟信号的频率的两倍。

20、本实施例通过限定振荡信号的频率和时钟信号的频率的倍数关系，确保在采样周期中通过计数器能够有效采集振荡信号以表征各内核单元的工作电压。

21、本发明第二个实施例提供一种多核芯片的调试方法，包括：

22、响应于多个内核单元启动产生的压降，采集所述多个内核单元的振荡频率；

23、根据电压-频率对照表和所述多个内核单元的振荡频率，确定目标电压值；

24、根据所述目标电压值确定所述多个内核单元的启动间隔周期。

25、本实施例通过采集多个内核单元在工作状态启动时的压降对应的振荡频率，通过电压-频率对照表获取目标电压值从而确定各内核单元的启动间隔周期，从而通过设置在各内核单元的启动间隔周期将同一分区内各内核单元的启动时间错开，从而避免相关技术中因各内核单元同时启动引起的大负载和大电流导致的ir压降问题，有效降低芯片的ir压降，提升芯片的稳定性。

26、进一步的，所述根据所述目标电压值确定所述多个内核单元的启动间隔周期进一步包括；

27、响应于所述目标电压值小于预设置的电压阈值以及当前启动间隔周期小于预设置的周期阈值，根据调整步长和所述当前启动间隔周期，确定所述多个内核单元的启动间隔周期。

28、在本实施例中，根据预设置的电压阈值和周期阈值确定启动间隔周期是否可调，并在可调情况下根据调整步长调整各内核单元的启动间隔周期。

29、进一步的，在所述响应于多个内核单元启动产生的压降，采集所述多个内核单元的振荡频率之前，所述调试方法还包括；

30、在所述多个内核单元空载状态的启动过程中，根据预设置的多个电压检测值获取多个内核的频率，生成并存储所述电压-频率对照表。

31、在本实施中，利用采集电路分别获取多个内核单元空载状态时多个电压检测值下的内核单元的震荡频率，以形成作为调整各内核单元的启动间隔周期的基础的电压-频率对照表，能够准确衡量各内核单元的目标电压值。

32、进一步的，所述多核芯片包括至少一个分区，每个分区包括多个内核单元，所述调试方法还包括：依次调整各分区的多个内核单元的启动间隔周期。

33、本实施例通过分别调整各分区的各内核单元的启动间隔周期，能够避免多分区同时调整产生的噪声，有效提高各内核单元的启动间隔周期调整的准确性。

34、进一步的，所述多核芯片包括电源单元，所述依次调整各分区的多个内核单元的启动间隔周期进一步包括：根据所述各分区与所述电源单元的距离，由近及远依次调整各分区的多个内核单元的启动间隔周期。

35、本实施例考虑到远离电源单元的分区的多个内核单元的ir压降相比于靠近电源单元的分区的多个内核单元的ir压降高的现象，按照各分区距离电源单元由近及远的顺序分别调整各分区的各内核单元的启动间隔周期，有效提高各内核单元的启动间隔周期的可调整性。

36、进一步的，在所述响应于多个内核单元启动产生的压降，采集所述多个内核单元的振荡频率之前，所述调试方法还包括：

37、按照预设置的启动周期间隔值设置各分区的多个内核单元的启动间隔周期。

38、本实施例通过预先设置各内核单元的启动间隔周期的初始值，进一步优化各内核单元的启动间隔周期，有效提高各内核单元的启动间隔周期调整的可调整性和准确性。

39、本发明第三个实施例提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第二个实施例所述的方法。

40、本发明第四个实施例提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第二个实施例所述的方法。