专利名称:动态可变线性电路的制作方法
本发明涉及的电子电路对于提供斜波输出和时间延迟是非常有用的，特别是与输入参数呈线性关系，用来提供各种线性斜波输出信号和可变时间延迟而言。
有许多申请，其中均设想提供一种可产生线性斜波输出信号的电路，其斜率可响应数字输入信号简易而准确地变化。与此类似，还希望提供一种时间延迟电路，其时间延迟与数字输入信号线性相关。
有一专利申请，是有关在光栅扫描阴极射线管(CRT)显示装置上波形显示域的，希望对数字化采样波形给予平滑。在此应用例中，已经发现对应采样波形的幅度，沿着每一光栅扫描线会对电子束持续时间的线性增加和缩减有影响。
根据本发明，提供的一种电路能够产生线性斜波输出信号，其斜率决定于若干可调的控制信号。在其较佳实施方案中，该电路包括一电流源，和若干与电流源相并连耦合的电容。一个多位数字寄存器提供并行的控制信号加到耦合至电流源的各电容器的另一侧。这些电容器的配置可提供双数列的电容值，即从第一端的Co开始，某一电容器要比这些并连相接电容器中下一个的对应端以2倍系数增加容量。这一电路的电容量取决于控制信号选择了那些电容器。由于其电流是恒值的所以这就决定了其斜率。
在一替换实施例中，提供了一电路可实现时间延迟，此延迟与若干多位数字控制信号呈线性比例。代替恒流源，若干平行的电容器经一电阻并连耦合至一电压源上。此电路的电容量由所选择的电容所决定，且它与上述阻抗相组合决定了该电路的RC时间常数。
图1是本发明一个线性斜波发生器电路的示意框图;
图2的斜线图示出了图1电路的两种电压输出;
图3是图1电路更详细的图解;
图4是本发明时间延迟电路的示意框图;
图5是图4电路更详细的图解。
现参见图1，所示出的为标号100的本发明斜波发生器电路的示意图。该电路包括带有IO输出的恒流源102。它还包括以偶数108-122代表的若干电容器，这些电容以其各第一端与恒流源102相耦合。电容器108至122分别经以偶数代表的开关128-142耦合至地。所示意出的这些开关由开关控制器144进行电子和遥控控制，且每一开关均可单独控制。
在本发明较佳实施方案中各电容器的容量值，相互间呈双序关系。特别讲，如最小值电容108具有Co的容量值，则下一个最小值电容110具有2Co的容量值。如图1所示给出的一系列八个电容器，其容量值的范围为Co至128Co。
在电容器108至122与恒流源102之间耦合的150节点处所测的电压输出信号斜率dv(t)/dt，可由下式给出 (dv)/(dt) ＝ (Io)/(C)电流Io为常值，且对应C的特定值，dv/dt的斜率将予线性变化。如改变C则其斜率也要改变。
通过有选择地挑选开关128至142中的若干不同开关，即可改变C的值。由于这些电容均为并连相接，所以通过所选开关使全部电容108至122耦合接地，就可使C等于全部电容的容量值。例如参见图2，如仅接通开关128，则V(t)的斜率即如斜线202所示。如接通开关128，130，132和134，其结果将如斜线204。电容值越大其斜率越小，或者说从某一电平至另一电平的上升时间V(t)越长。
图3是补充图1框图的更详细示意图。这种电路用于在上述的共同未决专利申请的装置中，产生梯形波束图形的增幅斜波。其恒流源包括晶体管302，该管的发射极经1000Ω电阻304和5000Ω可变电阻306串接到正向12伏电源。此晶体管的基极经100Ω电阻308接至正向5伏电源并经一个0.1微法的电容接地。而该管的集电极则连至节点150。电容108至122各第一端的对应端以并连方式分别耦合至晶体管320至327的集电极，而其所有发射极则互连并接地。晶体管320至327的基极分别与电阻330至337的各第一端相接，所述电阻的另一端则接到74HC374八位寄存器338的Q输出端并分别经电阻340至347接至正向5伏电源。
作为对寄存器338的输入信号而提供的数字信号的响应，要对电容320至327中的若干个予以选择。当一个逻辑高电平出现在晶体管320至327中某一个的基极处时，与其相关的电容就加到该电路上，且其电容值也即加到了决定输出电压V(t)斜率的电容量上。
如图3所示的电容网络包括以偶数108至122示出的若干电容，用作一个常规的模拟输入处理机(SIP)，它由带有一单独公共引端的8个双加权(binary weighted)电容器构成。以Co＝25微微法，该电路用25微微法的若干段提供了从40至6400微微法的电容量。在图3中所选择的这种恒流源设计，可以在大约35至5120毫微秒范围内使斜波有0-+5伏的倍率。当然利用不同的电流值和电容网络可以设计出其它的斜波。下降斜波也是可以设计出的。
现参见图4，所示出的为与示于图1。相近的时间延迟电路，它包括以偶数402至408代表的并连电容，这些电容的一侧分别经偶数412至418代表的开关接地。所述开关通过开关控制器420予以分别和遥控式控制。与各开关相耦合的电容器的另一端连接于节点430。代替如图1所示的恒流源，电阻432和可变电阻434串接在节点430和电压源之间。通过将相关的开关闭合而使那些电容接地，从而可增加此电路的电容量。以此方法该电路的RC时间常数便以遥控和电子方式而改变。
在此较佳实施方案中，各电容的配置是使其容量呈双序关系。例如电容402的值为Co，电容404为2Co，406为4Co而408则为8Co。该电路的时间延迟输出将与加到各开关上的数字输入信号呈线性关系。
图5是图4框图的更详细补充。它包括一个74HC175四芯D触发器电路502，其各Q值输出经偶数512-518代表的开路集电极换相器(open collector inverter74L S05型元件)分别接至电容402至408。如前所述，这些电容的另一端均接至节点430处，串接的电阻432和434也耦合至此。电阻432的阻值为470Ω而电阻434为100Ω可变电阻。
常规双加权(binary weightad)电容网络芯片也是可用的。如图所示以Co＝25微微法，并有电阻432和434，则可有4毫微秒分辨率的16种不同的延迟。
利用本发明的技术内容，可以依数字控制信号产生模拟斜波信号，而模拟斜波信号其斜率与该数字信号二进制值呈线性此例。与此类似，为模拟之用而可以产生时间延迟的电路，其模拟量也是与数字控制信号的二进制值呈线性关系。
权利要求
1.用于产生线性斜波电压输出信号的电路，其特征在于包括用于提供可调控制信号的输入电路；恒流源；和与上述恒流源相耦合用于产生上述线性斜波电压输出信号的装置，其斜波的斜率响应于所述可调控制信号。
2.如权利要求
1的电路，其中所述的产生装置包括若干并连相接耦合至所述恒流源的电容。
3.如权利要求
2的电路，其中所述的输入电路包括一个多位数字寄存器，其各输出端以并连方式耦合到所述电容器其与恒流源相接的各另一端。
4.如权利要求
3的电路，其中所述的寄存器为一多位触发器电路。
5.如权利要求
2的电路，其中在所述若干并连电容器的第一端以予选电容值Co开始，以系数2从所述第一端至其余端增加相邻电容器的容量。
6.如权利要求
2的电路，其中所述的恒流源包括其基极与电压源相接的晶体管。
7.一时间延迟电路，其特征在于包括用于提供若干数字控制信号的输入电路，和可产生时间延迟信号，且它与所述数字控制信号成线性比例的装置。
8.如权利要求
7的电路，其中所述的产生装置包括若干以并连方式相接且经一电阻电路耦合至电压源的电容器。
9.如权利要求
8的电路，其中所述的输入电路包括一多位数字寄存器，其各输出端以并连方式耦合到所述电容器其与电阻电路相连的各另一端。
10.如权利要求
9的电路，其中所述的寄存器为一多位触发器电路。
11.如权利要求
8的电路，其中在所述若干并连电容器的第一端以予选电容值Co开始，以系数2从所述第一端至其余端增加相邻电容器的容量。
12.响应数字控制信号，产生模拟电压斜波信号的方法，其特征在于有下述步骤对应所述控制信号，选择并连相接电容器阵列中的某些电容;及将来自恒流源的常值电流加到所述电容器阵列中。
13.如权利要求
12的方法，其中所述的并连电容具有双加权(binary weighted)电容值。
14.响应数字控制信号，产生时间延迟的方法，其特征在于包括下述步骤对应所述控制信号，选择并连相接电容器阵列中的某些电容;及将一电阻电路耦合至所述电容器阵列上以形成一RC响应时间。
15.如权利要求
14的方法，其中所述的并连电容器具有双加权(binary weighted)电容值。
专利摘要
一恒流源与并连配置的双加权(binaryweighted)电容器的各第一端相接。上述电容器的各另一端则以并连方式与如触发器一类的数字寄存器电路相接。出自该电路的电压输出信号的变化率是线性的，且其斜率响应储存在寄存器中的数据，由所选定的若干电容器决定。与此类似构成的电路可产生时间延迟或RC时间常数，以一电阻电路替换上述恒流源，而其时间常数则与存储在寄存器中数据的双态值(binary value)呈线性关系。
文档编号H03K4/08GK86104033SQ86104033
公开日1987年4月1日 申请日期1986年6月10日
发明者迈克尔·G·李 申请人:太空实验室公司导出引文BiBTeX, EndNote, RefMan