专利名称：断电复位系统的制作方法
技术领域：
本发明涉及用于集成电路(IC)的断电复位系统，其决定何时电压源的输出电压超出用于IC工作的预定高电平和低电平。
许多集成电路(IC)借助于一电压源来工作，而电压源的输出处于一额定电平(即+VDD)上，该额定电平在IC不能正常工作之前能允许仅在预选的限制(即一个电压范围)内变化。断电复位电路被用于监视+VDD的电平并且当+VDD的电平从电压范围的上限或下限超出预定电压范围时提供一个信号。通常，+VDD被用于给IC和断电复位电路供电。
一种典型的断电复位电路使用电压发生器以发出基准电压，即Vbg(硅带隙电压)和VIbg(与带隙电流对应的基准电压)，基准电压作为给过压和欠压检测器的输入，每个检测器都有一个把Vbg同所衰减的+VDD进行比较的比较器电路。通常，在使用温度范围内Vbg在电压上基本上是恒定的。VIbg通常同每个电压检测器的电流源的控制端相连接。VIbg的特征是使由电流源所产生的电流在使用温度范围内基本上恒定。每个检测器把Vbg的电压电平同+VDD的实际电平的衰减电平的电压电平进行比较。如果+VDD的电平高于一预定的高电平(+Vhigh)，过压检测器就提供一个指示该情况的输出信号。如果+VDD的电平低于一预定的低电平(+Vlow)，欠压检测器就提供一个指示该情况的输出信号。同过和欠压检测器的输出相连的输出逻辑电路发出一个输出信号，该信号指示+VDD的电压电平是在预定的电压电平限制(+Vhigh至+Vlow)内还是在其外。
目前所碰到的问题是例如，在基准电压(Vbg)稳定之前由于比较器变得灵敏在供电增加时发生错误触发，在正常工作期间由于噪声的频率突增而发生错误触发，以及在基准电压已经失效之后在低+VDD处的正常工作错误指示。
这就要求提供一种减少上述问题的通电复位电路。
从一个方面看，本发明是针对用于检测电压源的电压电平是否超出预定电压电平的电路。该电路包括基准电压发生器装置；延迟/截止装置；和电压检测器装置。基准电压发生器分别在第一和第二输出上发生第一和第二基准电压。具有一个同基准电压发生器装置的第二输出相连的输入端和一个输出端的延迟/截止装置在预定延迟之后在该延迟/截止装置的输出端上产生第三基准电压，并且，若电压源的电压电平低于最小电平时在该延迟/截止装置的输出端上产生一个截止输出信号。电压检测器装置具有同基准电压发生器装置的第一输出端相连的第一输入端、同延迟/截止装置的输出端相连的第二输入端和可通过电压转换器网络同电压源相连的第三输入端，该装置检测电压源的电压电平是否在预定电压电平之内并且在其输出端上产生一个信号以指示电压源的电压电平是在预定电压电平之内还是之外，并且当电压源的电压电平低于最小电平时被阻塞。
从另一方面看，本发明是针对用于检测电压源的电压电平是否超出预定电压电平的电路。该电路包括基准电压发生器装置和电压检测器装置。基准电压发生器装置分别在第一和第二输出端上产生第一和第二基准电压。电压检测器装置具有分别同基准电压发生器装置的第一和第二输出端相连的第一和第二输入端以及可通过电压转换器网络同电压源相连的第三输入端，该装置检测电压源的电压电平是否在预定电压电平之内并且在其输出端上产生一个信号以指示电压源的电压电平是在预定电平之内还是之外。电压检测器装置进一步包括滞后装置，其具有一个同电压检测器的输出端相连的输入端和一个同电压转换器网络相连的输出端，其有选择地修改在电压检测器装置的第三输入端上产生的电压以便于改善噪声容限。
从其他方面看，本发明是针对用于检测电压源的电平是否超出预定电压电平的电路。该电路包括基准电压发生器装置、电压检测器装置和输出逻辑电路装置。基准电压发生器装置分别在其第一和第二输出端上产生第一和第二基准电压。电压检测器装置具有分别同基准电压发生器装置的第一和第二输出端相连的第一和第二输入端；和可通过电压转换器网络同电压源相连的第三输入端，该装置检测电压源的电压电平是否在预定电平之内并在其输出端上产生一个信号以指示电压源的电压电平是在预定电压电平之内还是之外。输出逻辑电路装置具有一个同电压检测器装置的输出端相连的输入端；和一个作为电路输出的输出端，该装置检测电压源的电压电平是在预定电压电平之内还是之外，并且如果供电电源的电压电平已超出预定电压电平并随后变到预定电压电平内的一个电平上，其延迟在输出电路端上所产生的输出信号中的变化。
从再一个方面上看，本发明是针对用于检测电压源的电压电平是否超出预定电压电平的电路。该电路包括基准电压发生器装置、延迟/截止装置、电压检测器装置和输出逻辑电路装置。基准电压发生器装置分别在其第一和第二输出端上产生第一和第二基准电压。延迟/截止装置具有一个同基准电压发生器装置的第二输出端相连的输入端和一个输出端，该装置在预定延迟后的延迟/截止装置的输出端上产生第三基准电压，并且当电压源的电压电平低于最小电平时在延迟/截止装置的输出端上产生一个阻塞输出信号。电压检测器装置具有一个同基准电压发生器的第一输出端相连的第一输入端；一个同延迟/截止装置的输出端相连的第二输入端；和一个可通过电压转换器网络同电压源相连的第三输入端，该装置检测电压源的电压电平是否在预定电压电平之内并在其输出端上产生一个信号以指示电压源的电压电平是在预定电压电平之内还是之外，并且当电压源的电压电平低于最小电平时其被截止。电压检测器装置进一步包括滞后装置，其同电压转换器网络相连并具有一个同电压检测器装置的输出端相连的输入端，以可选择地修改在电压检测器装置的第三输入端上所产生的电压，从而使电压检测器装置的输出信号具有上升的趋向而不会由于因噪声在电压源的电压电平上所引起的比较短期间的变化而变换状态。输出逻辑电路装置具有同电压检测器装置的输出端相连的输入端和一个作为电路输出的输出端，该装置检测电压源的电压电平是在预定电压电平之内还是之外，并且如果电压源的电压电平超过预定电压电平随后返回到预定电压电平内的一个电压电平上，该装置就延迟在输出电路端上所产生的信号中的任何变化以使得在输出逻辑电路装置已经在其输出端上提供一个表示电压源的电压电平处于预定电压电平之外的信号之后，在电路输出端上的最终输出信号具有一个上升的趋向而不会由于因噪声在电压源的电压电平上所引起的比较短期间的变化而变换状态。
从又一方面看，本发明是针对一种电压检测器。该电压检测器包括一电流发生器、一比较器、一电压转换器网络和滞后装置。同电流发生器相连的比较器具有第一和第二电压敏感输入端和一个输出端。第一电压敏感输入端可以同第一基准电压相连。电压转换器网络具有第一、第二和第三输入端以一个输出端。电压转换器网络的第一输入端可以同其电压电平能够变化的电压源相连，而该网络的第二输入端可以同第二基准电压相连。滞后装置具有一个同比较器的输出端相连的输入端和一个同电压转换器网络的第三输入端相连的输出端，该装置可有选择地修改在比较器的第二电压敏感输入端上由电压转换器网络所产生的电压，以便于改善噪声容限。
从另一方面看，本发明是针对逻辑电路。该逻辑电路包括第一装置、延迟装置和第二装置。具有一个同逻辑电路输出端相连的输出端的第一装置检测电压源的电压电平是否在额定电压电平周围的预定电压范围之外并迅速在其输出端上产生一个具有第一逻辑状态的信号，该第一逻辑状态表示电压源的电压电平在预定电压范围之外。延迟装置具有一个同逻辑电路输出端相连的输出端和一个输入端，该装置以一个预定延迟给逻辑电路输出端发送一个信号。具有一个同延迟装置的输入端相连的输出端的第二装置检测电压源的电压电平是在预定电压范围之内还是之外，并且当电压源的电压电平在预定电压范围之外时在其输出端上产生一个具有第一逻辑状态的信号，而当电压源的电压电平在预定电压范围之内时产生一个具有第二逻辑状态的信号。
通过对下列参照附图的说明以及权利要求书进行研究，就会对本发明及其主要优点获得更好及更完全的理解。
图1是根据本发是有的构成断电复位系统的方框图；图2是表示图1的一个VbgBIAS发生器和一个VbeBIAS发生器的优选实施例；图3表示图1的Vbg发生器的优选实施例；图4表示图1的Vcomp发生器的优选实施例；图5表示可以用作为图1的欠压和过电压检测器的电压检测器的优选实施例；图6表示图1的输出逻辑电路的优选实施例。
参照图1，以方框图形式表示根据本发明的断电复位系统10。断电复位系统10检测供电电压源(也被称为“电压源”，即图2-6所示的+VDD)的电压电平何时从相对于固定低基准电位(即图2-6所示的VSS)的额定电平超出预定上(+Vhigh)和下(+Vlow)限或电平(即Vhigh到Vlow的电压范围)。如果电压源的电压电平在预定限制(+Vhigh到+Vlow)之内，系统10在输出逻辑电路26的输出端(PWR)上产生一个高的，数字“1”，而当电压源的电压电平在预定限制(电平，范围)之外时，其产生一个低的，数字“0”。
断电复位系统10包括一Vbg BIAS发生器12、-Vbe BIAS发生器14、-Vbg发生器16、-VIbg发生器18、-Vcomp发生器20、一过压检测器22、一欠压检测器24和输出逻辑电路26。发生器12的输出Vbg BIAS同发生器16和18的第一输入端相连。发生器14的输出VbeBIAS同发生器16和18的第二输入端相连。发生器16的输出Vbg同过压检测器22和欠压检测器24的第一输入端相连。发生器18的的输出VIbg同Vcomp发生器20的第一输入端相连。发生器20的输出Vcomp同检测器22和24的第二输入端相连。检测器22的第一(PdOVER)和第二(PdOVERb)互补输出端分别同电路26的第一和第二输入端相连。检测器24的第一(pd UNDER)和第二(pd UNDER)互补输出端分别同电路26的第三和第四输入端相连。启动端(VbgEN)11同发生器12、14的第一输入端和检测器22、24的第三输入端相连。端子(Vbg ENb)13同发生器20的第二输入端、检测器22和24的第四输入端以及电路26的第五输入端相连。端子11(Vbg EN)和13(VbgENb)接收互补的信号。
当端子11(Vbg EN)是“1”而端子13(Vbg ENb)是“0”时，断电复位系统10同+VDD和VSS相连并具有正常功能。当端子11(VbgEN)是“0”而端子13(Vbg ENb)是“1”时，系统10被阻塞。
Vbg BIAS发生器12、Vbg发生器16、Vbe BIAS发生器14和VIbg发生器18也可被表示为基准电压发生器装置，Vcomp发生器20可被表示为延迟/阻塞装置。过压检测器22和欠压检测器24可被表示为电压检测器装置。输出逻辑电路26可被表示为输出逻辑电路装置。
参照图2，在点划线方框12内表示图1的Vbg BIAS发生器12的优选实施例，在点划线方框14内表示图1的Vbe BIAS发生器的优选实施例。Vbg BIAS发生器12包括一个在点划线方框50内所表示的起动部分和一个在点划线方框52中所表示的发生器部分。VbeBIAS发生器14包括一个在点划线方框54内所表示的起努部分和一个在点划线方框56内所表示的发生器部分。VbgBIAS发生器12在其输出端74上产生输出电压VbgBIAS。Vbe BIAS发生器14在其输出端82上产生输出电压VbeBIAS。
VbeBIAS发生器12的起始部分50包括P沟道绝缘栅场效应晶体管T1、T2和T3的n沟道场效应晶体管T5、T6和T7。VbeBIAS发生器14的起动部分54包括P沟道绝缘栅场效应晶体管T111、T211、T311和n沟道场效应晶体管T511、T611、T711。起动部分50和54基本上与控制部分54的晶体管的基准标号相同，即控制部分54的晶体管与尾号“11”的控制部分50的对应晶体管相同。
在点划线方框52中所表示的VbgBIAS发生器12的发生器部分包括P沟道绝缘栅场效应晶体管T8、T9、T10；n沟道绝缘栅场效应晶体管T11、T12、T141；P-N-P双极晶体管T13、T14；和一个电阻R1。在点划线方框56中所表示的VbeBIAS发生器14的发生器部分包括P沟道绝缘栅场效应晶体管T15、T16、T17；n沟道绝缘栅场效应晶体管T18、T19、T21；P-N-P双极晶体管T20；和电阻Rz。每个场效应晶体管都有一个栅极、一个漏极和一个源极。每个PNP晶体管都有一个基极、一个集电极和一个发射极。
对于VbgBIAS发生器12，T1、T3、T4、T8、T9和T10的源极一同被连接到一个与正电压+VDD相连的公共端58上，相对于一个固定的基准电位VSS，该正电压+VDD可以被认为是供电电压、供电电压源、或电压源、T6、T7、T141的源极和T13、T14的集电极都被连接到一个与基准电压VSS相连的共公端60上。VSS通常是接地电位。T1的栅极和漏极同T2的源极、T5的栅极以及端子62相连。T2的栅极和漏极同T7的漏极和端子64相连。T3和T5的漏极同T4的栅极和端子66相连。T5的源极同T6的漏极和端子68相连。T4的漏极同T9和T11的漏极、T11和T12的栅极以及端子70相连。T3的栅极同T9和T10的栅极、T8、T10和T12的漏极以及作为VbgBIAS发生器12的VbgBIAS输出端的端子74相连。T11的源极同T13的发射极和端子72相连。T12的源极同R1的第端和端子76相连。R1的第二端同T14的发射极和端子78相连。T13和T14的基极同T141的漏极和端子79相连。T6、T7、T8和T141的栅极同VbgEN和端子11相连。
对于VbeBIAS发生器14，T111、T311、T15、T16和T17同端子58相连接，以及T711、T611和T21的源极及T20的集电极同端子60相连接。T111的栅极和漏极同T211的源极、T511的栅极和端子621相连。T211的栅极和漏极同T711的漏极和端子640相连。T311和T511的漏极同T411的栅极和端子660相连。T511的源极和T611的漏极同端子680相连。T311、T16和T17的栅极同T15、T17、T19的漏极和作为VbeBIAS发生器14的VbeBIAS输出端的端子82相连。T411、T16和T18的漏极同T18、T19的栅极和端子700相连。T18的源极同T20的发射极和端子84相连，T19的源极同R2的第一端和端子85相连。R2的第二端同端子60相连。T20的基极同T21的漏极和端子86相连。T611、T711、T21和T15的栅极同端子11和VbgEN相连。
VbgBIAS发生器12的起动部分50的基本功能是帮助保证在加到端子58的电压+VDD已经关断并然后接通而开始返回到+VDD的满电平之后，VbgBIAS发生器12的发生器部分52导通并达到所需的稳定状态运行。如果VbgEN是“1”，Tb、T7和T141被启动，从而T8被阻塞。T1和T2都被表示成被连接成作为二极管工作。T1、T2和正启动的T7作为端子58和60之间的分压器电路路径。已启动的T7的电阻小于T1和T2的电阻，因而，当端子58在电位上向着+VDD升高时，端子62就升到大约端子58的电压的二分之一。这使T5启动。端子74仍然有些接近于+VDD的满电平，并且T3被阻塞。端子66通过已启动的T5和T6放电而降到VSS。这使T4导通，T4则把端子70的电压拉向端子58的电压的上升电平，而端子58的电压一直被拉向+VDD的额定电压电平。这就使T11和T12导通。而且，T4允许电流由此从端子58流到T11的漏极，然后通过发射极到达T13的集电极并流到端子60和VSS。T4也允许电流流到T13的基极，然后通过已导通的T141到达端子60和VSS。端子70的电压向着+VDD的升高使T12导通，从而通过已导通的T141到达VSS而使T14导通。这就使端子74向VSS放电，直到到达稳态值低于+VDD为止。这就在T9和T10上加偏压从而在端子58和60之间通过T9、T11、T13建立第一电通路并且在端子58和60之间通过T10、T12、R1、T14建立第二电通路。这样，Vbg发生器12的发生器部分52被设定到所需要的稳态工作上。在端子74上的该电压也使T3导通(T3具有低于T5和T6的电阻)从而使端子66到达接近+VDD的满电平的某一电平上。这就使T4被截止，从而停止给已经从T9接收漏极电流的T11提供电流并且不再需要使稳态工作继续下去。
当+VDD处于满电平期间，为了停止Vbg发生器12的工作，VbgEN被切换到“0”。这使T6、T7和T141截止，而使T8导通。其结果是不允许电流通过+VDD和VSS之间的电通路，并且端子74被拉到接近+VDD的电平上。这导致图3的晶体管T30和T32被截止。相应地，这也导致端子82(VbeBIAS发生器14的VbeBIAS输出端)的电压被拉到接近+VDD的一个电平上。这就导致图3的T31和T33被截止。最后的结果是没有电流流到图3的R4并且Vbg(端子84)的电压为VSS。
VbeBIAS发生器56的起动部分54的作用基本上类似于VbgBIAS发生器52的起动部分50并且也用于帮助保证VbeBIAS发生器56接通并到达所需要的稳态工作。
VbeBIAS发生器12的电压发生器部分52在端子74上产生输出电压VbeBIAS。VbgBIAS是一个电压，当加到P沟道场效应晶体管(例如下面所讨论的图3的T30和T32)的栅极上时，同相同的电压源+VDD相连的电流源就会通过晶体管产生一个电流，其随着温度的升高而升高。VbeBIAS发生器14的电压发生器部分56在端子82上产生输出电压VbeBIAS。VbeBIAS是一个电压，当加到P沟道场效应晶体管的栅极上时，与同一电压源+VDD相连的电流源就会通过晶体管产生一个电流，其随着温度的升高而下降。(如图下面所讨论的图3的T31和T33)。电压发生器部分52和56的结构在现有技术中是公知的，并且都知道是产生具有所述特征的VbgBIAS和VbeBIAS。
参见图3，在点划线方框16内所示的是图1的Vbg发生器16的优选实施例，在点划线方框18内所示的是图1的VIbg发生器18的优选实施例。Vbg发生器16包括P沟道绝缘栅场效应晶体管T30、T31和电阻R4。VIbg发生器18包括P沟道绝缘栅场效应晶体管T32、T33、T48和n沟道绝缘栅场效应晶体管T45、T46。
T30和T32的栅极同端子74和图1的VbgBIAS发生器12的VbgBIAS输出端相连。T31和T33的栅极同端子82和图1的VbeBIAS发生器14的VbeBIAS输出端相连。T30、T31、T32、T33和T48的源极都被连接到与+VDD相连的端子58上。T45、T46的源极和R4的第一端同端子60和VSS相连。T30和T31的漏极同R4的第二端和作为Vbg发生器16的Vbg输出端的端子84相连。T32、T33和T45的漏极同T45、T46的栅极和端子86相连。T48的栅极和漏极同T46的漏极和和为VIbg发生器18的VIbg输出端的端子88相连。
对于Vbg发生器16，从图2的发生器12接收并加到端子74上的VbgBIAS引起从+VDD(端子58)通过T30和R4的一个电流，然后到达VSS(端子60)。通过T30的该电流随着温度升高。从图2的发生器14接收并加到端子82上的VbeBIAS通过T31和R4产生一个来自+VDD的电流，然后到达VSS(端子60)。通过T31的该电流随温度上升而下降。流过T30和T31的合成电流被叠加起来并流过R4。相应地，由T30和T31的适当取值，使各自的电流成适当比例，则当温度的变化在使用温度范围内时通过R4的电流基本上是恒定的，并且产生一个其电平在使用温度范围内基本保持恒定的基准电压Vbg(在端子84上)。该基准电压Vbg是用于下述的图5所示的电压检测器电路23的一个比较器中的。
对于VIbg发生器18，从图2的发生器12接收并施加在端子74上的VbgBIAS通过T32和T45产生一个来自+VDD的电流，然后到达VSS。通过T32的该电流随着温度而升高。从图2的发生器14接收并施加在端子82上的VbeBIAS、产生一个电流，从+VDD通过T33和T45到达VSS。通过T32的该电流随着温度升高而下降。通过T32和T33的合成电流被叠加在一起并流过T45。相应地，由T32和T33的适当取值使各自电流成适当比例，流过T45的电流在温度变化处于使用温度范围内时基本上是恒定的。由于T45和T46的栅极同端子86连在一起，通过T45的该电流镜象地进入T46。该镜象电流从+VDD通过接成为二极管的T48流过T46最后到达VSS。这就在端子88上产生了基准电压VIbg。当该基准电压VIbg施加到与同一电压源+VDD相连的P沟道晶体管(即图4的T60)的栅极上时，由此产生一个在使用温度范围内基本恒定的电流。
参照图4，表示出图1的Vcomp发生器20的一个优选实施例。该Vcomp发生器20包括包括P沟道绝缘栅场效应晶体管T60、T61、T62、T63和n沟道绝缘栅场效应晶体管T64、T65、T66。并且表示出一个反相器I1，其具有同启动端VbgEN(参见图1)相连的输入端和同T66的栅极以及端子13相连的输出端。VbgEN端同T62的栅极相连。I1通常是一个由P沟道绝缘栅场效应晶体管构成的CMOS反相器，该晶体管具有一个同n沟道绝缘栅场效应晶体管的漏极和反相器输出端相连的漏极。这两个晶体管的栅极都同反相器的输入端相连。P沟道晶体管的源极同+VDD相连，n沟道晶体管的源极同VSS相连。T60、T61、T62的源极都被连接到与+VDD相连的端子58上。T66的源极同端子60和VSS相连。T60的漏极同T64的漏极和栅极、T66的漏极、T65的栅极、端子90相连。T60的栅极同VIbg发生器12的VIbg输出端和端子88相连。T61的栅极和漏极同T62的漏极、T63的漏极和作为Vcomp发生器20的输出端Vcomp的端子92相连。T63的栅极和漏极同T65的漏极和端子94相连。T62的栅极同端子VbgEN相连I1的输出端同T66的栅极和端子13相连，由于端子13接收加给端子VbgEN的信号的互补信号，其也被标为VbgENb。
在正常工作期间，VbgEN(端子11)是逻辑上的“1”，则VbgENb(端子13)是逻辑上的“0”。这些条件使T62和T66导通。加到端子88(Vcomp发生器20的输入端相连)上的电压VIbg产生一个电流，该电流从+VDD(端子58)通过T60和T64到达VSS(端子60)。该电流基本上与使用范围内的温度变化无关，并与由T61、T63、T65所组成的电路支路成镜象。流过T61、T63、T65的电流导致在Vcomp发生器20的输出端(端子92)上产生电压Vcomp。该Vcomp电压同图5的晶体管T67和T68的栅极相连并用于产生通过T67和T68的电流，T67和T68基本上与工作温度范围内的温度变化无关。Vcomp发生器20的一个目的是在电压VIbg作为Vcomp到达T67和T68的栅极之前延迟该电压VIbg，从而延迟流过T67和T68的电流以帮助保证如果+VDD降到最小值以下，则在Vbg降到有效的允许(预选)工作范围以外之前就立即切断通过T67和T68(参见图5)的电流。如果+VDD开始向VSS下降，跨在T61、T63和T65上的电压就变得不足以支持通过他们的导通。这就允许Vcomp(端子92)在电平上升高到+VDD的下降值上，从而立即偏置截止图5的T67和T68。
通过延迟端子92上的偏压信号，Vcomp发生器20用于延迟图5的电压检测器23的通电，以得到时间使端子84上的Vbg的电压电平实现稳定。这就抑制了电压检测器23的错误输出。Vcomp发生器20也抑制了由于断电期间+VDD的下降而引起的电压检测器23的误触发。通过由偏置截止图5的T67和T68来阻塞电压检测器23，Vcomp发生器20有效地抑制由于Vbg能比+VDD更快地下降所能出现的误触发。
参见图5，它表示出一种能作为图1的过电压检测器22或图1的欠电压检测器24的电压检测器。电压检测器23包括p沟道绝缘栅场效应晶体管T67，T68，T69，T70、n沟道绝缘栅场效应晶体管T71，T72，T73，T74，T75、电阻器R5，T6，R7，R8、反相器I3，I4和两输入端NOR门N1。通过在+VDD与同T75相连的VSS之间提供不同的分压器网络则选择R5、R6和R7的电阻值来决定电压检测器23是作为过压检测器还是作为欠压检测器，决定端子98的电压电平。R5、R6、R7和T73构成+VDD与VSS之间的分压器(转换器)网络，并且同可标为滞后装置的T75一起建立端子98的电压电平，以代表+VDD的电压电平。
如图4和图5所示，VbgEN端子(也可如图1和2所示)同反相器I1相连，I1的输出端同被标为VbgENb(也可如图1、2、4所示)的端子13相连并代表VbgEN的逻辑上的反相。VbgENb(端子B)也同N1的第一输入端相连。VbgEN(端子11)同T73的栅极相连。Vcomp(也可如图1和4所示)同端子92和T67、T68的栅极相连。Vbg(也可如图1和3所示)同端子84和T69的栅极相连。
T68、T67的源极和R5的第一端子同端子58和+VDD相连。T71、T72、T73、T74、T75的源极和R8的第一端子都与端子60和VSS相连。
T67的漏极同T69、T70的源极和端子94相连。T69、T71的漏极同T71、T72的栅极和端子90相连。T70、T72的漏极同T74的栅极和端子99相连。R5的第二端子同T70的栅极、R6的第一端子和端子98相连。R6的第二端子同R7的第一端子、T75的漏极和端子100相连。R7的第二端子同T73的漏极和端子102相连。T68和T74的漏极同I3的输入端、R8的第二端和端子104相连。I3的输出端同I4的输入端和端子106相连。I4的输出端同N1的第二输入端和端子108相连，当作为图1的欠电压检测器24工作时端子108作为检测器23的PdUNDERb输入端，而当作为图1的过电压检测器22工作时端子108作为检测器23的PdUNER输出端。同T5的栅极和端子11O相连的N1的输出端，当作为图1的欠电压检测器24工作时，其作为检测器23的PdUNDER输出端；而当作为图1的过电压检测器22工作时，其作为检测器23的PdOVERb输出端。
在由I3和I4所引入的延迟之后，反相器I3和I4在端子108上产生一个信号以具有与端子104上的信号相同的逻辑状态，I3和I4被用于帮助保证即使端子104上的电压没有达到+VDD和VSS的满电平，也要使满+VDD和VSS电平基本上达到N1的输入端(端子108)。I3和I4可以是用于I1的相同类型的CMOS反相器。
当电压检测器23用作过压检测器时，其用于在输出端108(PdOVER)上产生一个逻辑上的“1”，并且同其互补，在端子110(PdOVERb)上产生一个“0”，如果+VDD高于比+VDD的预定额定电平更正的预定电压(+Vhigh)的话。当电压检测器23用作欠压检测器时，用于在输出端110(pdUNDER)上产生一个逻辑上的“1”，并作为互补在端子108(PdUNDERb)上产生一个“0”，如果+VDD低于没有+VDD的预定额定电平正的预定电平(+Vlow)的话。如果+VDD在数值上降到低于预定电平(+Vlow)，端子92(Vcomp)的电压电平借助P沟道的临界电压立即从低于+VDD的值的电平变为更接近于+VDD的值的电平。这就使T67和T68截止，要是没有R8就会使端子104在电势上浮在原先所达到的电势上。由于R8被连接在端子104和60(VSS)之间就防止上述情况的发生，这样不管T74是导通还是截止，如果T68截止就把端子104拉到VSS。相对于T74导通时的漏极与源极间的电阻，R8的电阻值被选择成较高。这样，+VDD处于预定工作电压范围内或附近时，R8就不会妨碍T68和T74的工作。给VSS放电的欠压检测器23的端子104把端子108拉到VSS上并导致端子110被设定为表示+VDD的电压电平低于+Vlow的“1”输出电平，其是正确的逻辑状态。
晶体管T67、T69、T70、T71和T72构成比较器的第一级，该比较器用于把Vbg(端子84)的电压电平同在端子98上产生的电压电平进行比较。T67作为用于比较器第一级的电流源(发生器)。如果Vbg没有端子98的电压正，则端子99就被拉下到VSS附近的一个电平上；而如果Vbg比端子98的电压更正，则端子99就被抬高到相对于VSS的一个正值上。T68、T74和R8同作为第二极电流源的T68一起构成该比较器的第二级。如果T74的栅极(端子99)相对于加在其上的VSS具有比较高的正电压，其被导通，并且端子104(作为比较器的第二级的输出端)被拉到接近于VSS的电平上，即“0”。如果T74的栅极(端子99)具有加在其上的VSS，其被截止，并且端子104(作为比较器的第二级的输出端)被T68拉到接近于+VDD的一个电平上，即“1”。随着T75截止，相对于VSS在端子98上产生的电压为+VDD(R6+R7)/(R5＋R6＋R7)。T73的导通电阻通常假设为变到接近于0。随着T75导通，其使得从端子100到VSS(端子60)基本上为短路。相应地，随着T75导通，在端子98上产生的电压大约为+VDD(R6)/(R5＋R6)。
检测器23这样工作假设Vcomp(端子92)为处于低于+VDD的在P沟道晶体管临界电压附近的一个电压上，Vbg在所需要的电平上，VbgEN在逻辑上的“1”上。这些条件使T67、T68和T73被导通，即被加偏压，以便于能够维持从中通过的电流。VbgEN的“1”由I1反相从而在同NOR门N1的第一输入端相连的端子13上产生“0”。这就使N1基本上作为一个反相器，其把加在第二输入端(端子108)的信号进行反相并在其输出端(端子110)上提供一个反相信号。随着T73导通，其作为端子102与同VSS相连的端子60之间的一条低阻通路。这样就在+VDD(端子58)与+VSS(端子60)之间形成一条由R5、R6、R7和T73的漏源通路所构成的电通路。
由于处于额定预定电平上的+VDD，在欠压检测器24的端子98上的电压被设计为在比Vbg(端子84的电压电平更正的一个电平上。更清楚地说，如果+VDD的电压电平是在额定电平周围的+Vlow至Vhigh的预定电压范围内，欠电压检测器24的输出端110为“0”。该“0”使T75截止并从而通过对R5、R6和R7的相应值进行仔细选择当+VDD高于+Vlow时在端子98上所产生的电压为比Vbg(端子84)更正的+VDD(R6＋R7)/(R5＋R6＋R7)。这些条件导致电流从+VDD通过T67、T69、T71流到VSS。这使T72导通从而把端子99拉到接近于使T74截止的VSS。T68导通而作为一个电流源并把端子104拉到接近于+VDD，“1”。由于I3和I4的两次反相而导致端子108为“1”，N1作为一个反相器使端子110为“0”。这就证实了最初的假设端子110是“0”。
如下述那样，如果欠压检测器24受到具有低于+Vlow的电压电平的+VDD的作用，输出端110是“1”。这使T75导通，从而即使当+VDD等于+Vlow时，在端子98上所产生的电压约为+VDD(R6)/(R5＋R6)，它没有Vbg(端子84)的电压电平正。这使T69、T71和T72被截止而不导通，并且使T67和T70导通而给端子99充电到达相对于VSS的较高正电压。该端子99上的较高正电压使T74导通而把端子104拉到VSS上或附近，即“0”。T74的电阻被设计为对应于T68的电阻以使端子104的电压因这两个管导通而接近于VSS，即“0”。由于由I3和I4所产生的两次反相，端子104上的“0”使端子108上为“0”。N1作为一个反相器而使得端子108上的“0”输入引起端子110上的“1”。由此，可以看出在端子110上的“1”的原始假设是正确的。
从下列描述可以更好地理解在用作为图1的欠压检测器24的图5的电压检测器23中的滞后作用象上述那样，电阻器R5、R6和R7的值被选择成当+VDD等于+Vlow时Vbg等于+VDD(R6＋R7)/(R5＋R6＋R7)。当+VDD高于+Vlow时，在端子98上产生的电压等于+VDD(R6＋R7)/(R5＋R6＋R7)从而比Vbg更正。这使T75截止(去偏压)。当+VDD降到低于+Vlow时，在端子98上所产生的电压低于Vbg。这使T75导通(加偏压)而使端子98上所产生的电压成为+VDD(R6)/(R5＋R6)。由此，即使当+VDD升到+Vlow的电平时，端子98上所产生的电压仍低于Vbg，则端子110上的输出仍是“1”。在端子110上的输出转换为“0”而表明正常工作之前，+VDD不得不提高一个等于Vbg[(R5＋R6)/(R6)-(R5＋R6＋R7)/(R6＋R7)]的数量而达到+Vlow以上的电平。该额外的电压容限被表示为滞后。
由于在额定预定电平上的+VDD，过压检测器22的端子98上的电压被设计为没有Vbg(端子84)的电压电平正的一个电平。更清楚地说，如果+VDD的电压电平是在+Vlow至+Vhigh的范围内，过压检测器22的输出PdOVERb(端子110)是“1”。该“1”使T75导通，从而通过仔细选择R5和R6的相关值当+VDD低于+Vhigh时在端子98上所产生的电压处于没有Vbg(端子84)正的+VDD(R6)/(R5＋R6)的电平上。这些条件使T69、T71和T72截止而不导通，使T67和T70导通从而给端子99充电而达到相对于VSS的较高正电压。这使T74导通而把端子104拉到接近于VSS的电平上，即“0”。T74的电阻被设计成对应于T68的电阻来说，当这两管导通时端子104的电压接近于VSS，即“0”。端子104上的“0”由I3和I4进行两次反相而成为端子108上的“0”。N1作为一个反相器而使端子110为“1”。这也证实了原来的假设端子110是“1”。
如下述那样，如果过压检测器22受到具有高于+Vhigh的电压电平的+VDD的作用，输出PdOVERb(端子110)为“0”。这使T75截止，从而通过仔细选择R5、R6、和R7的相应值在端子98上所产生的电压为比Vbg(端子84)的电压电平更正的+VDD(R6＋R7)/(R5＋R6＋R7)。这些条件使电流从+VDD通过导通的T69、T71、T72而流通。这使端子99被拉下到接近于VSS，即“0”，从而使T74截止。通过导通T68使端子104被抬高到接近+VDD，即“1”。端子104上的＂1＂由I3和I4进行两次反相而成为端子108上的“1”。N1的输入(端子108)上的“1”使端子110上为“0”。由此，可以看出端子110上为“0”的原始假设是正确的。
可被标为滞后装置的T75给包括R5、R6、R7、T73和T75的分压器网络附加滞后作用。当导通时，T75通过有效地短接R7和T73而降低端子58和60的电阻。当比较器第一段转换时受影的端子98上所产生的电压就发生变化。该滞后提高了比较器的噪声容限，从而有助于抑制因噪声频率突增而引起的误触发。
从下述内容可更好地理解用作为图1的过压检测器22的图5的电压检测器23中的滞后作用如上述那样，电阻器R5、R6和R7的值被选择成当+VDD等于+Vhigh时Vbg等于+VDD(R6)/(R5＋R6)。当+Vdd开始低于Vhigh时，在端子98上所产生的电压等于+VDD(R6)/(R5＋R6)并且低于Vbg。这使T75导通(加偏压)。由于+VDD到达高于+Vhign，在端子98上产生的电压成为高于Vbg。这就关断(去偏压)了T75以使端子98上所产生的电压成为+VDD(R6＋R7)/(R5＋R6＋R7)。这表明当+VDD回落到+Vhigh时，端子98上所产生的电压仍高于Vbg而且端子110上的电压仍为＂0＂。在端子110的输出转换为＂1＂而表示正常条件之前，+VDD不得不下降到低于+Vhigh一个等于Vbg[R5＋R6)/(R6)-(R5＋R6＋R7)/(R6＋R7)]的数量。该额外的电压容限度表示为滞后。
在所述的实施例中，在电压检测器23中，当其用和为图1的欠压检测器24时，由于+VDD具有+3.3伏特的额定电压，则R5＝3200欧姆，R6＝900欧姆，R7＝28欧姆，R8＝150,000欧姆以用于Vbg＝600毫伏。当电压检测器23用作为图1的过压缩检测器22时，并且由于VDD＝+3.3伏，对于Vbg＝600毫伏，+Vhigh＝4.09伏，滞后＝80毫伏，则R5＝5600欧姆，R6＝1000欧姆，R7＝19欧姆，R8＝150,000欧姆。
参照图6，表示出图1的输出逻辑电路26的优选实施例。该输出逻辑电路26包括两输端EXCLUSIVE OR门E01、两输入端OR逻辑门N2、两输入端NOR逻辑门N3P沟道绝缘栅场效应晶体管T26和T77、反相器I2、以及几沟道绝缘栅场应晶体管T78和T79。图1和5的PdUNDERb输出端同E01的第一输入端相连，图1和5的PdOVER输出端同E01的第二输入端相连，图1和5的RdUNDER输出端同N2的第二输入端相连。T76、T77的栅极和T78的源极与漏极同端子60和VSS相连。T76和T78被连接起来，以便于作为电阻器或电阻装置。T78被连接以便于作为电容器。T76、T77和T78可被标为延迟装置。N2的输出端同T79的栅极和端子140相连。I2可以与I1、I3和I4是相同类型。N2和T79可被标为第一装置，E01可被标为第二装置。
E01的输出端同T76的源极和端子130相连。T76的漏极同T77的源极、T78的栅极和端子132相连。T77、T79的漏极同N3的第一输入端和端子134相连。VbgENb(端子13)同N3的第二输入端相连。N3的输入端同反相器I2的输入端和端子136相连。I2的输出端同作为输出逻辑电路26和图1的断电复位系统10的输出端(PWR)的端138相连。当给其输入的VbgENb输入信号是＂0＂时，N3作为一个反相器。
输出逻辑电路26用于当+VDD在额定预定工作电压范围(+Vhigh至+Vlow)内时在PWR(端子138)上产生逻辑上的＂1＂，否则就产生＂0＂。T76、T77和T78的组合作为一个延迟器件，用于使E01(端子130)的输出端上所产生的信号延迟到达N3的第一输入端(端子134)。当T76导通时(即具有加在其栅极的＂1＂)，其提供一条从端子134到VSS的低组通路，以使于立即把端子134的电压拉到VSS。当假定+VDD的电压电平为高于或低于预定工作电压范围的电压时，T79被导通。由此，如果输入PdUNDER或PdOVER中的一个为＂1″(表示+VDD的电压电平在预定工作电压范围之外)，同是OR门N2的输出(端子140)为＂1＂。该＂1＂使T79导通而立即把端子134拉到VSS。在PdUNDER也是＂0＂的期间，如PdOVER从＂1＂转换为＂0＂，则端子140变为＂0＂而使T79截止以使之在该电路中失去作用。这表示+VDD返回到了预定工作电压内的电压电平上。由于Pdunder是＂0＂，则Pdunderb是＂1＂。同Pdover的上＂0＂相结合的Pdunderb上的＂1＂使E01(端子130)的输出到达高电平。端子130上的＂1＂通过T76、T77的T78所构成的RC延迟网络传送到端子134。然后其通过N3和I2传送，在由N3和I2的相应延迟后到达端子138(PWR)。这就提供一种保护，以避免由于噪声脉冲引起的+VDD的瞬时返回到额定电平。由于T79被截止则在这段时间内不起作用。
假设VbgEnb(端子13)是＂0＂并且+VDD在预定工作电压范围内，则PdUNDERb为＂1＂； PdUNDER为＂0＂；PdOVER为＂0＂。在这些条件下，E01(端子130)的输出为＂1＂，N2(端子140)的输出为＂0＂。这使得T79截止从而允许端子130上为＂1＂以通过T76和T77传送，以使端子134的电压为＂1＂。N3用于把该＂1＂进行反相以在端子136上产生＂0＂。在端子136上的＂0＂由I2反相而使输出PWR(端子138)为＂1＂。端子138上的＂1＂输出表示+VDD的电平在预定电压范围内。
现在假设这种情况+VDD在预定电压范围的下限之外(即低于+Vlow)并且VbgENb为＂0＂。在这些条件下，PdUNDER为＂0＂；PdUNDER为＂1＂；PdOVER为＂0＂。N2的输出(端子140)为＂1＂以使T79导通而立即把端子134拉到VSS。E01的输出(端子130)为＂0＂，处于或接近于VSS的电平。在由T76、T77和T78的相应延迟之后端子130上的该＂0＂传送给端子134。由于在端子134上已经是＂0＂，则N3在端子136上产生＂1＂，从而I2在PWR输出(端子138)上产生＂0＂。端子138上的＂0＂表示+VDD的电平在预定电压范围之外。
现在假设这种情况+VDD在预定电压范围的上限之外(即高于+Vhigh)并且VbgENb为＂0＂。在这些条件下，PdUNDERb为＂1＂；PdUNDER为＂0＂；PdOVER为＂1＂。N2在端子140上产生＂1＂以使T79导通而立即把端子134提到VSS。E01的输出为＂0＂，处于或接近于VSS的电平。在由T76、T77和T78涉及的延迟之后，端子130上的该＂0＂传送到端子134。由于端子134已经为＂0＂，N3在端子136上产生＂1＂，从而I2在PWR输出(端子138)上产生＂0＂。端子138上的＂U＂输出表示+VDD的电平在预定电压范围之外。
对于上述断电复位系统中的各种其他变化和改型，可以由本领域技术人员所实现，而不违背权利要求所提出及所限定的本发明的精神或范围。例如，图6的OR逻辑门N2可以由具有一个同反相器相连的输入端的NOR逻辑门所代替，其中的反相器的输出端同T79的栅极相连。另外，图5的电压检测器23的比较器的第一和第二级可以用各种方式修改。
权利要求
1.一种用于检测电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在其第一和第二输出端上产生第一和第二基准电压；延迟/截止装置，具有一个同基准电压发生器装置的第二输出端相连的输入端和一个输出端，用于在预定延迟之后在延迟/截止装置的输出端上产生第三基准电压，并且当电压源的电压电平低于最小电平时在延迟/截止装置的输出端上产生一个截止输出信号；电压检测器装置，具有同基准电压发生器装置的第一输出端相连的第一输入端、同延迟/截止装置的输出端相连的第二输入端和可通过电压转换器网络同电压源相连的第三输入端，用于检测电压源的电压电平是否在预定电压电平之内并在其输出端上产生一个信号表示电压源的电压电平是在预定电压电平之内还是之外，并且当电压源的电平低于最小电平时使之被截止。
2.一种用于检测供电电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压；第一电压具有与使用温度范围内的温度变化无关的特点，当同第一电流发生器相连时第二基准电压用于产生具有一个电平的电流，该电平由第一电流发生器产生基本上与使用温度范围内的温度变化无关；延迟/截止装置，具有一个输出端和一个同基准电压发生器装置的第二输出端相连的输入端，用于在其输出端上产生一个当同第二电流发生器相连时所使用的第三基准电压，以用于在第二电流发生器中间生一个电流电平，该第二电流发生器基本上与使用温度范围内的温度变化无关，并且用于当供电电压源的电压电平低于最小电平时在其输出端上产生一个截止输出信号；电压检测器装置，具有一个同其输入端相连的第二电流发生器而该输入同延迟/截止装置的输出端相连、同基准电压发生器装置的第一输出端相连的第二输入端、和可通过电压转移器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否在预定电压电平之内并在其输出端上产生一个信号以表示供电电压源的电压电平是在预定电平之内还是之外，从而当供电电压源的电压电平低于最小电平时使之截止。
3.根据权利要求2的电路，其特征在于延迟/截止装置包括第一电路支路，具有一个同发生器装置的第二输出端相连的输入端；第二电路支路，以电流镜象形状同第一电路支路相连，并具有一个同电压检测器装置的输入端相连的输出端；第一电路装置，同第一和第二电路支路相连，用于有选择地便于电流从中流过；以及第二电路装置，同第二电路支路的输出端相连，用于在延迟/截止装置上有选择地产生一个截止信号。
4.根据权利要求3的电路，其特征在于第一电路支路包括第一导电性类型的第一场效应晶体管和相反导电性类型的第二场效应晶体管；第二电路支路包括第一导电性类型的第三、第四场效应晶体管和相反导电性类型的第五场效应晶体管；第一电路装置包括相反导电性类型的第六场效应晶体管，第二电路装置包括第一导电性类型的第七场效应晶体管；第一、第二、第三、第四、第五、第六和第七晶体管都有一个栅极及第一和第二输出端；第一、第二和第六晶体管的第一输出端被连在一起并同第二和第五晶体管的栅极相连；第三、第四和第七晶体管的第一输出端一起同第三晶体管的栅棚相连并同延迟/截止装置的输出端相连；第四晶体管的第二输出端和栅极同第五晶体管的第一输出端相连。
5.根据权利要求4的电路，其特征在于，第七晶体管的栅极同截止/导通端相连，第六晶体管的栅极同导通/截止端相连。
6.根据权利要求5的电路，其特征在于，所有的晶体管都是绝缘栅场效应晶体管。
7.根据权利要求6的电路，其特征在于第一、第三和第七晶体管的第二输出端都一起同第一供电端相连，第二、第五和第六晶体管的第二输出端都同第二供电端相连。
8.根据权利要求2的电路，其特征在于电压检测器装置包括过压检测器装置，具有同延迟装置、电流发生器和截止装置相连的第一输入端、同基准电压发生器装置的第一输出端相连的第二输入端以及可通过电压转移器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否超出预定电压电平的上限，并在其输出端上产生一个信号表示供电电压源的电压电平是低于预定电压电平的上限还是高于该上限；欠压检测器装置，具有同延迟装置电流发生器和截止装置的输出端相连的第一输出端、同基准电压发生器装置的第一输出端相连的第二输入端以及可通过电压转换器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否超出了预定电压电平的下限，并在其输出端上产生一个信号表示供电电压源的电压电平是高于预定电压电平的下限还是低于该下限。
9.一种用于检测电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压；电压检测器装置，具有分别同基准电压发生器装置的第一和第二输出端相连的第一和第二输入端、和可通过电压转移器网络同电压源相连的第三输入端，用于检测电压源的电压电平是否在预定电压电平内并在其输出端上产生一个信号表示电压源的电压电平是在预定电平之内还是之外；电压检测器装置包括滞后装置，该滞后装置具有一个同电压转移器网络相连的输出端和一个同电压检测器的输出端相连的输入端，用于有选择地修改在电压控制器装置的第三输入端上所产生的电压；以便于改善噪声容限。
10.一种用于检测供电电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压，第一电压的特征是在使用温度范围内与温度变化无关，第二基准电压被用于在同第一电流发生器相连时产生具有一个电平的电流，该电平由第一电流发生器产生基本上与使用温度范围内的温度变化无关；电压检测器装置，包括同其第一输入端相连的第一电流发生器，该第一输入端也同基准电压发生器装置的第二输出端相连，其具有同基准电压发生器装置的第一输出端相连的第二输入端和同其第三输入端相连的电压转移器网络，该第三输入端可同供电电压源相连，用于检测供电电压源的电压电平是否在预定电压电平之内并在其输出端上产生一个信号表示供电电压源的电压电平是在预定电平之内还是之外；电压检测器装置进一步包括滞后装置，具有一个同电压转移器网络相连的输出端和一个同电压检测器的输出端相连的输入端，用于有选择地修改在电压检测器装置的第三输入端上所产生的电压，以便于改善噪声容限。
11.根据权利要求10的电路，其特征在于电压转换器网络是由多个串联连接的电阻元件所构成的分压器网络，每个电阻元件都有第一和第二端；滞后装置包括具有第一和第二输出端和一个控制端的第一开关装置，滞后装置的第一输出端同电阻元件之一的第一端相连，第一开关装置的控制端同电压检测器的输出端相连。
12.根据权利要求11的电路，其中第一开关装置包括第一导电性类型的第一场效应晶体管，其具有同电压检测器输出端相连的栅极及第一和第二输出端，第一输出端同一个电阻元件相连。
13.根据权利要求12的电路，其特征在于第一电流发生器包括相反导电性类型的第二场效应晶体管，其具有同基准电压发生器装置的第二输出端相连的栅极和第一、第二输出端；电压检测器装置包括第一导电性类型的第三、第四、第五场效应晶体管、相反导电性类型的第六、第七、第八场效应晶体管和两输入端NOR门；每个晶体管都有一个栅极和第一与第二输出端；第一和第八晶体管的栅极都同电压检测器装置的第一输入端相连；第六晶体管的栅极同电压检测器装置的第二输入端相连；第七晶体管的栅极同分压器网络的输出端相连；第二、第六和第七晶体管的第一输出端连在一起；第六晶体管的第二输出端同第三晶体管的第一输出端和栅极以及第四晶体管的栅级相连；第七晶体管的第二输出端同第四晶体管的第一输出端和第五晶体管的栅极相连；第五和第八晶体管的第一输出端同NOR门的第一输入端相连；NOR门的输出端同第一晶体管的栅极相连。
14.根据权利要求13的电路，其特征在于进一步包括第一电阻器，其具有一个同第五和第八晶体管的第一输出端相连的第一端。
15.根据权利要求14的电路，其特征在于进一步包括第一和第二反相器，每个都有一个输入端和一个输出端；第一反相器的输入端同第一电阻器的第一端相连并且第一反相器的输出端同第二反相器的输入端相连；第二反相器的输出端同NOR门的第一输入端相连，以使第五和第八晶体管的第一输出端通过第一和第二反相器同NOR门的第一输入端相连。
16.根据权利要求15的电路，其特征在于分压器网络包括第二、第三、第四电阻器和第一导电性类型的第九场效应晶体管，每个电阻器都有第一和第二端，第九晶体管具有一个栅极和第一与第二输出端；第二和第三电阻器的第一端同第七晶体管的栅极相连；第三电阻器的第二端同第四电阻器的第一端和第一晶体管的第一输出端相连；第四电阻器的第二端同第九晶体管的第一端相连；第一和第九晶体管的第二端相互连在一起。
17.根据权利要求16的电路，其特征在于第一、第三、第四、第五和第九晶体管的第二输出端连在一起；第二和第八晶体管的第二输出端连在一起。
18.根据权利要求17的电路，其特征在于进一步包括第三反相器，具有一个同电压检测器的第四输入端相连的输入端和一个同NOR门的第二输入端相连的输出端。
19.根据权利要求18的电路，其特征在于第一导电性类型是n型而相反导电性是P型。
20.一种用于检测电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在其第一和第二输出端上产生第一和第二基准电压；电压检测器装置，具有分别同基准电压发生器装置的第一和第二输出端相连的第一和第二输入端；以及可通过电压转移器网络同电压源相连的第三输入端，用于检测电压源的电压电平是否在预定电压电平内并在其输出端上产生一个信号表示电压源的电压电平是在预定电压电平之内还是之外；输出逻辑电路装置，具有同电压检测器装置的输出端相连的输入端和一个作为电路输出端的输出端，用于检测电压源的电压电平是在预定电压电平之内还是之外，如果供电电源的电压电平已超出预定电压电平并且随后又变回到预定电压电平内的一个电平上，用于在输出电路端上所产生的输出信号中延迟一个变化。
21.一种用于检测供电电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压，第一电压的特和下是与使用温度范围内的温度变化无关，而第二基准电压在其同第一电流发生器相连时被用于产生由第一电流发生器所产生的电流，以与使用温度范围内的温度变化无关；电压检测器装置，包括同其第一输入端相连的第一电流发生器，该第一输入端也同基准电压发生器装置的第二输出端相连，还具有同基准电压发生器装置的第一输出端相连的第二输入端和可通过电压转移器网络同供电电压电源相连的第三输入端，用于检测供电电压源的电压电平是否在预定电压电平内并在其输出端上产生一个信号表示供电电压源的电压电平是在预定电平之内还是之外；输出逻辑电路装置，具有同电压检测器装置的输出端相连的输入端和一个作为电路输出端的输出端，用于检测供电电压源的电平是在预定电压范围内还是之外，如果供电电压源的电压电平超出了预定电压电平而随后又变到预定电压范围内的一个电平上，用于在输出电路端上所产生的输出信号中延迟一个变化。
22.根据权利要求21的电路，其特征在于输出逻辑电路包括延迟电路，具有同电路的输出端相连的第一端；第一逻辑电路，具有同电压检测器装置的输出端相连的输入端和一个同延迟电路的第二端相连的输出端，用于检测电压源的电压电平是否在预定电压范围内；开关装置，具有一个控制端、同电路输出端相连的第一输出端和同基准电压端相连的第二输出端，用于有选择地使电路输出端同基准电压端相连；第二逻辑电路，具有同电压检测器装置的输出端相连的输入端和一个同开关装置的控制端相连的输出端。
23.根据权利要求22所述的电路，其特征在于第一逻辑电路包括两输入端异或逻辑门；第二逻辑电路适于执行或门功能；开关装置包括第一场效应晶体管，具有同第二逻辑电路的输出端相连的栅极、同电路输出相连的第一输出和同基准电压端相连的第二输出。
24.根据权利要求23的电路，其特征在于进一步包括具有一个输出端的两输入端或非门；具有一个输入端和一个输出端的反相器；第二逻辑电路是或逻辑门；电路；或非门的第一输入端同延迟电路的第一端和第一晶体管的第一输出端相连。
25.根据权利要求24的电路，其特征在于延迟电路包括电阻器电容器网络的等效电路。
26.根据权利要求25的电路，其特征在于等效电阻器一电容器网络包括第二、第三和第四场效应晶体管，每个晶体管都有一个栅极及第一和第二输出端；第二晶体管的第一输出端同EXCLUSIVE OR门的输出端相连；第二晶体管的第二输出同第四晶体管的第一输出和第三晶体管的栅极相连；第四晶体管的第二输出同第一晶体管的第一输出端相连；第二和第四晶体管的栅极同第三晶体管的第一和第二输出端以及基准电压端相连。
27.根据权利要求26的电路，其特征在于第一和第三晶体管是n沟道场效应晶体管而第二和第四晶体管是P沟道场效应晶体管。
28.根据权利要求27的电路，其特征在于第一、第二、第三和第四晶体管都是绝缘栅场效应晶体管。
29.一种用于检测电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压；延迟/截止装置，具有一个同基准电压发生器装置的第二输出端相连的输入端和一个输出端，用于在预定延迟之后在延迟/截止装置的输出端上产生第三基准电压，并且当电压源的电压电平低于最小电平则在延迟/截止装置的输出端上产生截止输出信号；电压检测器装置，具有同基准电压发生器装置的第一输出端相连的第一输入端、同延迟/截止装置的输出端相连的第二输入端和可通过电压转移器网络同电压源相连的第三输入端，用于检测电压源的电压电平是否在预定电压电平之内，并在其输出端上产生一个信号表示电压源的电压电平是在预定电压之内还是之外，当电压源的电压电平低于最小电平时使其截止；电压检测器装置包括滞后装置，同电压转移器网络相连并具有同电压检测器装置的输出端相连的输入端，用于有选择地修改在电压检测器装置的第三输入端上所产生的电压，以使电压检测器装置的输出信号具有上升的趋势而不会由于因噪声在电压源的电压电平中所引的比较短期间的变化而转移状态；输出逻辑电路装置，具有同电压检测器装置的输出端相连的输入端和一个作为电路输出端的输出端，用于检测电压源的电压电平是在预定电压电平之内还是之外，如果电压源的电压电平超出了预定电压电平而随后返回到预定电压电平内的一个电平上，则延迟在输出电路端上所产生的任何变化，以使在电路输出端上的合成输出信号具有上升的趋势从而在输出逻辑电路装置在其输出端上提供一个输出信号表示电压源的电压电平在预定电压电平之外之后不会由于因噪声在电压源的电压电平中所引起的比较短期间的变化而变换状态。
30.一种用于检测供电电压源的电压电平是否超出预定电压电平的电路，包括基准电压发生器装置，用于分别在第一和第二输出端上产生第一和第二基准电压，第一电压的特征是与使用温度范围内的温度变化无关，当第二基准电压同第一电流发生器相连时被用于产生具有一个电平的电流，该电平由第一电流发生器产生基本上与使用温度范围内的温度变化无关；延迟/截止装置，具有一个输出端和一个同基准电压发生器装置的第二输出端相连的输入端，用于在其输出端上产生第三基准电压，当该电压同第二电流发生器相连时被用于在第二电流发生器中产生一个电流电平，其基本上与使用温度范围内的变化无关，并且当供电电压源的电压电平低于最小电平时在其输出端上产生一个截止输出信号；电压检测器装置，具有同其一个输入端相连的第二电流发生器，该输入端同延迟/截止装置的输出端相连，还具有同基准电压发生器装置的第一输出端相连的第二输入端和可通过电压转换器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否在预定电压电平之内并在其输出端上产生一个信号表示供电电平源的电压电平是在预定电平之内还是之外，当供电电压源的电压电平低于最小电平时使其截止；电压检测器装置进一步包括滞后装置，其同电压转移器网络相连并具有一个同电压检测器装置的输出端相连的输入端，用于有选择地修改在电压检测器装置的第三输入端上所产生的电压，以使电压检测器装置的输出信号具有上升的趋势，不会由于因噪声在供电电压源的电压电平中所引起的比较短期间的变化而变换状态；输出逻辑电路装置，具有同电压检测器装置的输出端相连的输入端和一个作为电路输出端的输出端，用于检测供电电压源的电压电平是在预定电压电平之内还是之外，如果加在其上的供电电压源的电压电平超出了预定电压电平，则延迟在输出电路端上产生的信号中的任何变化，以使电路输出端上的合成输出信号具有上升的趋势，而在其提供一个表示供电电压源的电压电平在预定限制之外的信号之后不会由于因噪声在供电电压源的电压电平中所引起的比较短期间的变化而变换状态。
31.根据权利要求30的电路，其特征在于电压检测器包括过压检测器装置，具有同延迟/截止装置的输出端相连的第一输入端、同基准电压发生器装置的第一输入端相连的第二输入端和可通过电压转移器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否超出预定电压电平的上限并在其输出端上产生一个信号表示供电电压源的电压电平是低于预定电压电平的上限还是高于该上限；欠压检测器装置，具有同延迟/截止装置的输出端相连的第一输入端、同基准电压发生器装置的第一输出端相连的第二输入端和可通过电压转移器网络同供电电压源相连的第三输入端，用于检测供电电压源的电压电平是否超出预定电压电平的下限并在其输出端上产生一个信号表示供电电平源的电压电平是高于预定电压范围的下限还是低于该下限；输出逻辑电路装置具有同过和欠压检测器装置的输出端相连的输入端。
32.一种电压检测器，包括电流发生器；比较器，同电流发生器相连，具有第一和第二电压敏感输入端和一个输出端；第一电压敏感输入端可以同第一基准电压相连；电压转移器网络具有第一、第二和第三输入端和一个输出端；电压转移器网络的第一输入端可以同电压源相连，该电压源的电压电平可以变化，网络的第二输入端可以同第二基准电压相连；滞后装置，具有同比较器的输出端相连的输入端和同电压转移器网络的第三输入端相连的输出端，用于有选择地修改由电压转移器网络在比较器的第二电压敏感输入端上所产生的电压以便于改善噪声容限。
33.根据权利要求32的电路，其特征在于电压转移器网络具有一个分压器网络，其包括多个串联连接的电阻元件，每个电阻元件都有第一和第二端；滞后装置包括具有第一和第二输出端和一个控制端的第一开关装置，第一开关装置的第一输出端同电压转移器网络的一个电阻元件的第一端相连，第一开关装置的控制端同电压检测器的输出端相连。
34.根据权利要求33的电路，其特征在于第一开关装置包括第一导电性类型的第一场效应晶体管，具有同电压检测器输出端相连的栅极和第一与第二输出端，第一输出端同分压器网络的一个电阻元件的第一端相连。
35.一种逻辑电路，包括第一装置，具有同逻辑电路输出端相连的输出端，用于检测电压源的电压电平是否在额定电压电平周围的预定电压范围之外，并立即在其输出端上产生一个具有第一逻辑状态的信号，该第一逻辑状态表示电压源的电压电平处于预定电压范围之外；延迟装置，具有一个同逻辑电路输出端相连的输出端和一个输入端，用于经过预定延迟后把信号传送给逻辑电路输出端；第二装置，具有一个同延迟装置的输入端相连的输出端，用于检测电压源的电压电平是在预定电压范围之内还是之外，并且当电压源的电压电平在预定电压范围之外时在其输出端上产生一个具有第一逻辑状态的信号；而当电压源的电压电平在预定电压范围内时产生一个具有第二逻辑状态的信号。
36.根据权利要求35的逻辑电路，其特征在于当电压源的电压电平在预定电压范围之外时，逻辑电路的输出迅速转移到第一逻辑状态而如果电压源电平随后返回到预定电压范围内，则仅在延迟装置的相应延迟之后逻辑电路的输出转移到第二逻辑状态。
37.根据权利要求35的逻辑电路，其特征在于，第一装置是一个两输入端或逻辑门和一个晶体管；第二装置是一个两输入端异或逻辑门；OR逻辑门；延迟装置是一个延迟电路。
38.根据权利要求37的逻辑电路，其特征在于，晶体管是场效应晶体管，具有同或逻辑门的输出端相连的栅极、同逻辑电路输出端相连第一输出端和同基准端相连的第二输出端，该基准端可以同具有与第一逻辑电平相同的电平的基准电压源相连。
39.根据权利要求36的逻辑电路，其特征在于进一步包括或非逻辑门，具有第一和第二输入端和一个输出端；场效应晶体管的第一输出端和延迟电路的输出端同NOR逻辑门的第一输入端相连；反相器，具有一个同或非逻辑电路的输出端相连的输入端和一个同逻辑电路输出端相连的输出端。
全文摘要
断电复位电路包括基准电压和电流发生器，以发生基本上与使用温度范围内的温度变化无关的基准电压和基准电流；延迟/截止电路；过压和欠压检测器和输出逻辑电路。该电路检测供电电压源(+VDD)的电压电平何时超出预定界限。与硅带隙电压相关的基准电压同每个电压检测器的比较器的第一输入端相连。从硅带隙电压所获得的基准电流同每个检测器的电流源相连。
文档编号G05F1/10GK1127444SQ95115019
公开日1996年7月24日 申请日期1995年7月12日 优先权日1994年7月12日
发明者C·L·霍昂 申请人:通用仪器公司