且被构造成响应于反相输出来产生用于控制通过元件的控制输入的电压电平的推驱动电流或拉驱动电流。
[0027]本公开的实施例的又一方面涉及提供一种片上系统电压调节器，片上系统电压调节器具有:电压调节元件，响应于控制输入信号调节电力输出处产生的电压；DC反馈回路，基于电力输出电压调节控制输入信号；AC反馈回路，同样基于电力输出电压调节控制信号输入。
[0028]本公开的实施例的又一方面涉及一种由片上系统执行的调节电源电压的方法。该方法包括:用电压调节元件响应于控制输入信号调节电力输出处产生的电压；用DC反馈回路基于电力输出电压调节控制输入信号；另外地用AC反馈回路基于电力输出电压调节控制输入信号。
[0029]根据本公开的示例性实施例，可以在短时间内减小或最小化由于负载变化而产生的过冲或下冲。特别地，即使对于无电容器型电子装置也能够提供快速响应和稳定电力输出。因此，容易将它安装在片上系统上，并且容易降低制造成本和减小缺陷率。
【附图说明】
[0030]通过下面参照附图进行的描述，以上和其它目的和特征将变得清楚，其中，在各幅附图中，同样的附图标记始终指示同样的部件，除非另外指明，其中:
[0031]图1是示意性示出根据本公开的示例性实施例的低漏失电压调节器的框图；
[0032]图2是示意性示出根据本公开的示例性实施例的电压调节器的电路图；
[0033]图3是示意性示出根据本公开的另一示例性实施例的电压调节器的电路图；
[0034]图4是示意性示出图2或图3中示出的快速推挽式驱动器的电路图；
[0035]图5是图4的实施例的详细电路图；
[0036]图6是示出图4的另一实施例的详细电路图；
[0037]图7是示出图4的又一实施例的详细电路图；
[0038]图8是示出图4的又一实施例的详细电路图；
[0039]图9是示出图4的又一实施例的详细电路图；
[0040]图10是示出图2或图3的缓冲器的实施例的详细电路图；
[0041]图1lA是用于描述根据图2或图3的电压调节操作的波形图；
[0042]图1lB是用于描述根据图2或图3的正峰减小操作的波形图；
[0043]图12是示意性示出装配有电容器的低漏失电压调节器的连接结构的图；
[0044]图13是示意性示出无电容器型低漏失电压调节器的连接结构的图；
[0045]图14是示意性示出根据本公开的示例性实施例的包括片上系统的应用的框图；
[0046]图15是示意性示出根据本公开的示例性实施例的安装在固态驱动器上的应用的框图；
[0047]图16是示意性示出根据本公开的示例性实施例的安装在显示驱动器IC上的应用的框图；
[0048]图17是示意性示出根据本公开的示例性实施例的与智能卡连接的应用的框图；
[0049]图18是示意性示出用于存储器控制器的无电容器型低漏失电压调节器的应用的框图。
【具体实施方式】
[0050]将参照附图来详细描述实施例。然而，本公开可用各种不同形式实施并且不应该被理解为只局限于示出的实施例。相反，提供这些实施例作为示例使得本公开将是彻底和完全的，并且将把本公开的构思充分传达给本领域的技术人员。因此，未针对本公开的一些实施例描述已知的过程、元件和技术。除非另外指明，否则在附图和书面描述中，同样的附图标记始终指示同样的元件，因此将不再重复进行描述。在附图中，为了清晰起见，可夸大层和区域的尺寸和相对尺寸。
[0051]将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可被命名为第二元件、第二组件、第二区域、第二层或第二部分。
[0052]为了便于描述，在这里可以使用空间相对术语诸如“之下”、“下方”、“下部”、“下面”、“上方”、“上面”等来描述如图中所示的一个元件或特征与其它元件(一个或多个)或特征(一个或多个)的关系。将理解的是，空间相对术语意在包含除了在图中描述的方位之外的装置在使用或操作时的不同方位。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”、“之下”或“下面”的元件随后将被定位为在其它元件或特征“上方”。因此，示例性术语“下方”和“下面”可以包含上方和下方这两种方位。所述装置可以被另外定位(旋转90度或者在其它方位)，并且相应地解释这里使用的空间相对描述符。另外，还将理解的是，当层被称为“在”两个层“之间”时，它可以是这两个层之间的唯一层，或者还可存在一个或多个中间层。
[0053]这里使用的术语只是出于描述特定实施例的目的，而不意图限制本公开。如这里所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该/所述”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或其变型时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括一个或多个相关所列项的任一和全部组合。另外，术语“示例性”旨在表示示例或例证。
[0054]将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”、“结合到”另一元件或层或“与”另一个元件或层“相邻”时，该元件或层可以直接在其它元件或层上、直接连接到、直接结合到其它元件或层、或者与其它元件或层直接相邻，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”、“直接结合至IJ”另一元件或层或者“与”另一个元件或层“直接相邻”时，不存在中间元件或中间层。
[0055]除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，术语(诸如，在通用的字典中定义的术语)应该被解释为具有与相关领域和/或本说明书的上下文中它们的含义相同的含义，而将不以理想的或者过于正式的意思来解释它们，除非这里明确如此定义。
[0056]这里公开的实施例可包括它们的互补实施例。注意的是，低漏失型电压调节器的总体描述和关于用于执行总体操作的电路或元件的详细描述可被略过，以防止本公开变得含糊不清。
[0057]图1是示意性示出根据本公开的示例性实施例的低漏失电压调节器的框图。
[0058]参照图1，电压调节系统300包含参考电压发生器50、电压调节器100和负载电路200。
[0059]低漏失电压调节器100从参考电压发生器50接收参考电压Vref，以将稳定的电力输出Vout提供到负载电路200。电压调节器100接收电力输出Vout的取样电压作为反馈电压Vfed。这里，取样电压可以是通过将电力输出Vout分压而得到的电压。电压调节器100可包括惰性驱动器(noble driver)(参照图2)，当由于负载电路200的突然功耗而导致电力输出Vout的输出电压电平产生负峰或正峰时，惰性驱动器快速调节电压。
[0060]图2是示意性示出根据本公开的示例性实施例的电压调节器的电路图。
[0061]参照图2，电压调节器100包含误差放大器110、缓冲器(Buf.) 120、通过元件130、分压器140和快速推挽式驱动器(fast push-pull driver) 150。
[0062]通过元件130由PMOS晶体管形成。PMOS晶体管充当电压控制电流开关，并且通过其源极接收电力输入Vin和通过其栅极接收控制输入VI。PMOS晶体管的漏极连接到输出节点ND2，以接收电力输出Vout。也就是说，通过元件130具有与电压源连接的电力输入Vin、与负载连接的电力输出Vout和控制输入VI。如果电力输出Vout由于负载变化而变化，则通过调节控制输入Vl的电压电平，将通过元件130的电力输出Vout设置成目标电平。
[0063]缓冲器120连接到通过元件130的输入V2和控制输入Vl并且执行缓冲。
[0064]误差放大器110与通过元件130和缓冲器120形成第一反馈回路。这里，第一反馈回路可意指DC负反馈回路。误差放大器110具有:正输入(+)，连接到通过元件130的电力输出Vout的取样电压Vfed ;负输入(_)，连接到参考电压Vref ;输出V2，连接到缓冲器120的输入。这里，取样电压Vfed可以是用分压器140的分压电阻器Rl和R2进行分压而得到的电压。然而，本公开的范围和精神可不限于此。例如，取样电压Vfed可以是在不使用分压器140的分压电阻器Rl和R2进行分压的情况下直接提供的电压。
[0065]分压电阻器Rl与分压电阻器R2的电阻比被设置成具有通过将电力输出Vout稳定时的电压(目标电压)除以参考电压Vref而得到的比率。
[0066]可由使用分压电阻器的分压器或者由用于供应稳定参考电压的带隙参考电路提供参考电压Vref。带隙参考电路可以是对温度变化不敏感的电压发生电路。
[0067]快速推挽式驱动器150连接在通过元件130的电力输出Vout和控制输入Vl之间。由于负载变化的速度比第一反馈回路的电压调节速度更快，使得快速推挽式驱动器150减小电力输出Vout的负峰和正峰。
[0068]在图2中，作为主反馈回路的第一反馈回路LPl从误差放大器110在电力输出Vout由于负载变化而变化的事件下执行误差放大的时间点起开始操作。误差放大可包括误差放大器110将正输入(+)与负输入(_)进行比较并且放大比较结果的操作。误差放大器110的误差输出在通过缓冲器120缓冲之后被作为控制输入Vl提供。如果比之前施加的控制输入Vl低的控制输入Vl被施加到通过元件130，则PMOS晶体管比之前更强地导通。在这种情况下，通过元件130的电力输出Vout的电压电平增大，从而使得可以补偿目标电压的下冲。相比之下，如果比之前施加的控制输入Vl高的控制输入Vl被施加到通过元件130，则PMOS晶体管比之前更弱地导通。在这种情况下，通过元件130的电力输出Vout的电压电平减小，从而使得可以补偿目标电压的下冲。如上所述，第一反馈回路LPl具有DC负反馈操作。
[0069]同时，通过电力输出Vout、快速推挽式驱动器150、控制输入Vl和通过元件130形成可以是子反馈回路的第二反馈回路LP2。快速推挽式驱动器150的操作可使得第二反馈回路LP2的响应速度能够比第一反馈回路LPl的响应速度快。当由于负载变化而出现电力输出Vout的下冲和过冲时，第二反馈回路LP2允许电力输出Vout经受交流电流(AC)耦合，并且以比第