一反馈回路LPl的调节速度更快的速度来调节电力输出Vout。这里，AC耦合可意指用于消除直流(DC)和通过AC的高通滤波。
[0070]将参照附图更充分地描述缓冲器120的功能和操作。
[0071]根据图2中示出的电压调节器的构造，可在快速时间内减小由于负载变化导致的电力输出的下冲或过冲或者使下冲或过冲最小。特别地，能够允许无电容器型电子器件快速响应并且提供稳定的电力输出。因此，能够使电压调节器容易地安装在片上系统上并且能够降低制造成本和制造缺陷率。
[0072]图3是示意性示出根据本公开的另一个示例性实施例的电压调节器的电路图。
[0073]参照图3，电压调节器100包含误差放大器110、缓冲器(Buf.) 120、通过元件130、分压器140、快速推挽式驱动器150和频率补偿过滤器160。
[0074]除了频率补偿过滤器160之外，图3的构造与图2的构造基本上相同，频率补偿过滤器160可包括串联连接的电阻器R和电容器C，其在节点Cl处连接在通过元件130的电力输出Vout和缓冲器120的输入V2之间并且补偿频率以稳定整个电路回路的频率。因此，图3的电压调节器100可具有与图2的电压调节器100相同的效果并且还可包括通过安装频率补偿过滤器160而得到的效果。通过安装频率补偿过滤器160，另外地进行关于第一反馈回路LPl和第二反馈回路LP2的频率补偿。因此，可实现关于整个电路回路的频率稳定。
[0075]以下，将参照图4更充分地描述快速推挽式驱动器的构造。
[0076]图4是示意性示出图2或图3中示出的快速推挽式驱动器150的电路图。
[0077]参照图4，快速推挽式驱动器150包含电容器Cf、电阻器Rf、第一反相器INVl和第二反相器INV2，第一反相器INVl和第二反相器INV2提供第一级152和第二级154中的放大。快速推挽式驱动器150具有反相器类型的放大结构。
[0078]第一反相器INVl用作响应于通过元件130的电力输出Vout产生反相输出的第一放大器。第一放大器是反相器型放大器。
[0079]第二反相器INV2用作响应于反相输出高速地产生用于控制控制输入Vl的电压电平的推驱动电流(Ipush)或拉驱动电流(Ipua)的第二放大器。第二放大器是反相器型放大器。
[0080]电容器Cf和电阻器Rf用作与电力输出Vout连接以执行AC耦合的高通滤波器。可按(1/2JT XRfXCf)决定高通滤波器的截止频率。电阻器Rf连接在第一反相器INVl的输入和输出之间并且允许第一反相器INVl用作放大器。在图4中，公开了具有级联的两个反相器的快速推挽式驱动器150的例证。然而，本公开的范围和精神可不限于此。例如，可为了放大功能而另外连接另一个反相器。
[0081]可按各种方式实现图4的示例性详细电路，将参照图5至图9对其进行更充分的描述。
[0082]图5是图4的实施例的详细电路图。
[0083]参照图5，作为第一级放大器，第一反相器INVl包含:第一 PMOS晶体管Pl，具有连接到电源电压VDD的源极、通过电容器Cf连接到电力输出Vout的栅极、连接到反相输出Vd的漏极；第一 NMOS晶体管NI，具有连接到反相输出Vd的漏极、通过电容器Cf连接到电力输出Vout的栅极、接地的源极。
[0084]与电力输出Vout顺序连接的电容器Cf和电阻器Rf可用作用于AC耦合的高通滤波器。
[0085]在数字逻辑电路中，当电阻器连接在反相器的输入端和输出端之间时，形成具有快速速度的一级放大器。由于没有经受偏置电流的限制，因此第一反相器INVl可以以快速速度增大或减小反相输出Vd的电势。例如，在电流源连接到第一 PMOS晶体管Pl的源极的事件下，偏置电流限制了第一反相器INVl的反相速度。然而，在图5的情况下，由于反相操作没有经受电流限制，因此在增大反相输出Vd的电势的情况下，反相输出Vd的电势可以以非常快速的速度增大。
[0086]作为第二级放大器，第二反相器INV2包括:第二 PMOS晶体管P2，具有连接到电源电压VDD的源极、连接到反相输出Vd的栅极和连接到控制输入Vl的漏极；第二 NMOS晶体管N2，具有连接到控制输入Vl的漏极、连接到反相输出Vd的栅极和接地的源极。
[0087]同样，第二反相器INV2可在不限制偏置电流的情况下相对于反相输出Vd的变化以非常快速的速度来增大或减小控制输入Vl的电势。
[0088]对于两级放大器而言，通常，难以在不经受偏置电流限制的情况下在第二放大级实现拉功能和推功能。例如，在难以实现推功能而非拉功能的事件下，通过误差放大器I1或缓冲器120的偏置来限制电流推功能。原因是，难以使控制输入Vl的电势快速增大。相比之下，在容易实现推功能而非拉功能的事件下，难以实现拉功能而非推功能。在本公开的实施例中，能够允许推电流或拉电流不受相对于电势变化的任何其它偏置电流限制。
[0089]对于图5中示出的结构而言，因为当电源电压高时有相当大量的偏置电流流动，所以可如图6至图9中所示另外安装限流元件，以限制偏置电流并且补偿由于控制输入Vl的电压电平导致的第二反相器INV2的偏置电流的不匹配。
[0090]例如，在图7中，MOS晶体管N3、N4、P3和P4可作为限流元件安装成执行上述功會K。
[0091]图6是示出图4的另一个实施例的详细电路图。
[0092]参照图6，作为第一级放大器，第一反相器INVl包含:第一电流源CSl，连接到电源电压VDD ;第一 PMOS晶体管P1，具有连接到电流源CSl的输出的源极、通过电容器Cf连接到电力输出Vout的栅极和连接到反相输出Vd的漏极；第一 NMOS晶体管NI，具有连接到反相输出Vd的漏极和通过电容器Cf连接到电力输出Vout的栅极；第二电流源CS2，连接在第一 NMOS晶体管NI的源极和地电压之间。
[0093]作为第二级放大器，第二反相器INV2包含:第三电流源CS3，连接到电源电压VDD ;第二 PMOS晶体管P2，具有连接到电流源CS2的输出的源极、连接到反相输出Vd的栅极和连接到控制输入Vl的漏极；第二 NMOS晶体管N2，具有连接到控制输入Vl的漏极和连接到反相输出Vd的栅极；第四电流源CS4，连接在第二 NMOS晶体管N2的源极和地电压之间。
[0094]电流源CSl和CS2可提供电流Ibi。电流源CS3和CS4可提供电流IB2。
[0095]类似地，与电力输出Vout顺序连接的电容器Cf和电阻器Rf可用作用于AC耦合的高通滤波器。
[0096]对于图6而言，第一电流源CSl、第二电流源CS2、第三电流源CS3和第四电流源CS4作为限流元件安装成执行上述功能。
[0097]图7是示出图4的又一个实施例的详细电路图。
[0098]参照图7，作为第一级放大器，第一反相器INVl包含:第一 PMOS晶体管Pl，具有连接到电源电压VDD的源极和通过电容器Cf连接到电力输出Vout的栅极；第三PMOS晶体管P3，具有连接到第一 PMOS晶体管Pl的漏极的源极、通过电容器Cf连接到电力输出Vout的栅极和连接到反相输出Vd的漏极；第一 NMOS晶体管NI，具有通过电容器Cf连接到电力输出Vout的栅极和连接到地电压的源极；第三NMOS晶体管N3，具有连接到反相输出Vd连接漏极、通过电容器Cf连接到电力输出Vout的栅极和连接到第一 NMOS晶体管NI的漏极的源极。
[0099]作为第二级放大器，第二反相器INV2包含:第二 PMOS晶体管P2，具有连接到电源电压VDD的源极和连接到反相输出Vd的栅极；第四PMOS晶体管P4，具有连接到第二 PMOS晶体管P2的漏极的源极、连接到反相输出Vd的栅极和连接到控制输入Vl的漏极；第二NMOS晶体管N2，具有连接到反相输出Vd的栅极和连接到地电压的源极；第四NMOS晶体管N4，具有连接到控制输入Vl的漏极、连接到反相输出Vd的栅极和连接到第二 NMOS晶体管N2的漏极的源极。
[0100]类似地，与电力输出Vout顺序连接的电容器Cf和电阻器Rf可用作用于AC耦合的高通滤波器。
[0101]对于图7中示出的结构而言，在待命状态下，没有泄漏电流流动，并且在电路启动状态下产生推电流或拉电流。因此，图7中示出的电路可用作用于向诸如存储卡的产品提供稳定电力的组件。
[0102]图8是示出图4的又一实施例的详细电路图。
[0103]参照图8，作为第一级放大器，第一反相器INVl包含:第一 PMOS晶体管Pl，具有连接到电源电压VDD的源极和通过电容器Cf连接到电力输出Vout的栅极；第三PMOS晶体管P3，具有连接到第一 PMOS晶体管Pl的漏极的源极、连接到第一控制电压Vbi的栅极和连接到反相输出Vd的漏极；第一 NMOS晶体管NI，具有通过电容器Cf连接到电力输出Vout的栅极和连接到地电压的源极；第三NMOS晶体管N3，具有连接到反相输出Vd的漏极、连接到第二控制电压Vb2的栅极和连接到第一 NMOS晶体管NI的漏极的源极。
[0104]作为第二级放大器，第二反相器INV2包含:第二 PMOS晶体管P2，具有连接到电源电压VDD的源极和连接到反相输出Vd的栅极；第四PMOS晶体管P4，具有连接到第二 PMOS晶体管P2的漏极的源极、连接到第一控制电压Vbi的栅极和连接到控制输入Vl的漏极；第二 NMOS晶体管N2，具有连接到反相输出Vd的栅极和连接到地电压的源极；第四NMOS晶体管N4，具有连接到控制输入Vl的漏极、连接到第二控制电压Vb2的栅极和连接到第二 NMOS晶体管N2的漏极的源极。
[0105]类似地，与电力输出Vout顺序连接的电容器Cf和电阻器Rf可用作用于AC耦合的高通滤波器。
[0106]对于图8而言，MOS晶体管N3、N4、P3和P4可作为限流元件安装成执行上述功能。
[0107]图9是示出图4的又一个实施例的详细电路图。
[0108]参照图9，作为第一级放大器，第一反相器INVl包含:第一 PMOS晶体管Pl，具有连接到电源电压VDD的源极和通过电容器Cf连接到电力输出Vout的栅极；第三PMOS晶体管P3，具有连接到第一 PMOS晶体管Pl的漏极的源极和通过电容器Cf连接到电力输出Vout的栅极；第一 NMOS晶体管NI，具有通过电容器Cf连接到电力输出Vout的栅极和连接到地电压的源极；第三NMOS晶体管N3，具有连接到第三PMOS晶体管P3的漏极的漏极、通过电容器Cf连接到电力输出Vout的栅极和连接到第一 NMOS晶体管NI的漏极的源极。
[0109]作为第二级放大器，第二反相器INV2包含:第二 PMOS晶体管P2，具有连接到电源电压VDD的源极、连接到第一 PMOS晶体管Pl的漏极的栅极和连接到控制输入Vl的漏极；第二 NMOS晶体管N2，具有